[发明专利]双模式硬件复位

说明书

本申请涉及一种双模式硬件复位。公开了系统和方法，所述方法包含响应于硬件复位信号和存储系统上的控制位的值而向所述存储系统提供用于低功率模式转变到操作功率模式的第一复位或第二复位之一。

技术领域

本公开涉及一种主机系统，具体地涉及主机系统的双模式硬件复位。

背景技术

存储器装置是为主机系统(例如，计算机或其它电子装置)提供数据的电子存储的半导体电路。存储器装置可以是易失性的或非易失性的。易失性存储器需要电力来维护数据，并且包含随机存取存储器(RAM)、静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)或同步动态随机存取存储器(SDRAM)等等。非易失性存储器可以在断电时保留所存储的数据，并且包含如闪存、只读存储器(ROM)、电可擦除可编程ROM(EEPROM)、可擦除可编程ROM(EPROM)、电阻可变存储器(如相变随机存取存储器(PCRAM))、电阻式随机存取存储器(RRAM)和磁阻式随机存取存储器(MRAM)等装置。

主机系统(例如，主机)通常包含主机处理器、用于支持主机处理器的主机存储器(例如，主存储器，通常是易失性存储器，如DRAM)的第一量，以及一或多个存储系统(例如，通常是非易失性存储器，如闪存)，所述一或多个存储系统提供另外的存储以保留除主存储器之外的数据或与所述主存储器分离的数据。

存储系统(例如，固态驱动器(SSD)、通用闪存(UFS)装置等)可以包含存储器控制器和一或多个存储器装置，所述一或多个存储器装置包含多个(number of)(例如，多个(multiple))管芯或逻辑单元(LUN)。在某些实例中，每个管芯可以包含其上的多个存储器阵列和外围电路系统，如管芯逻辑或管芯处理器。存储器控制器可以包含接口电路系统，所述接口电路系统被配置成通过通信接口(例如，双向并行或串行通信接口)与主机装置(例如，主机处理器或接口电路系统)进行通信。存储器控制器可以从主机系统接收与存储器操作或指令相关联的命令或操作，所述存储器操作或指令如用于在存储器装置与主机装置之间传送数据(例如，用户数据和相关联的完整性数据，如错误数据或地址数据等)的读取操作或写入操作、用于从存储器装置擦除数据及执行驱动管理操作(例如，数据迁移、垃圾收集、块引退)等的擦除操作。

软件(例如，程序)、指令、操作系统(OS)和其它数据通常存储于存储系统上并由主存储器存取以供主处理器使用。与存储系统的大多数存储器装置(例如，非易失性存储器装置，如SSD等)相比，主存储器(例如，RAM)通常更快、更昂贵，并且是一种不同类型的存储器装置(例如，易失性存储器装置)。除了主存储器之外，主机系统还可以包含通常比主存储器更快的不同形式的易失性存储器，如一组静态存储器(例如，高速缓存，通常是SRAM)，在某些实例中，所述易失性存储器被配置为以接近或超过主机处理器的速度操作，但是具有更低的密度和更高的成本。

发明内容

本申请的一个方面涉及一种主机系统，所述主机系统包括：主机装置，所述主机装置包括主机处理器；存储系统，所述存储系统包括至少一个非易失性存储器装置、耦接到所述非易失性存储器装置的控制电路系统以及用于存储至少一个控制位的存储寄存器；以及通信接口，所述通信接口位于所述主机装置与所述存储系统之间；以及复位接口，所述复位接口位于所述主机装置与所述存储系统之间，其中所述主机装置被配置成控制所述存储系统的功率模式，所述功率模式包括操作功率模式和禁用所述通信接口的低功率模式，并且其中在所述低功率模式下，所述控制电路系统被配置成响应于在所述复位接口上来自所述主机装置的复位信号和所述至少一个控制位的值而向所述存储系统提供用于从所述低功率模式转变到所述操作功率模式的第一复位或第二复位之一。