[发明专利]一种鳍型半导体器件及其制造方法

说明书

本发明提供了一种鳍型半导体器件及其制造方法。制造方法包括：提供衬底；对衬底进行第一次刻蚀，以形成凸起于衬底的鳍型沟道；在鳍型沟道的两侧和顶部形成氧化物材质的保护层；对衬底进行第二次刻蚀，使凸起于衬底的鳍型沟道向下延伸，以构成未被保护层遮挡的底部鳍型沟道；对底部鳍型沟道进行氧化，并保留被保护层阻挡的顶部鳍型沟道；以及去除保护层和氧化后的底部鳍型沟道，以使顶部鳍型沟道悬空于衬底。本发明的一方面所提供的制造方法工艺流程简单，制造成本可控。本发明的另一方面所提供的鳍型半导体器件具有悬空于底部衬底的鳍型沟道以及覆盖悬空鳍型沟道的全包围栅极，从而有效地改进了鳍型场效应晶体管的器件性能。

技术领域

本发明涉及半导体器件及制造领域，尤其涉及一种鳍型半导体器件及其制造方法。

背景技术

自从早年德州仪器的Jack Kilby博士发明了集成电路之时起，科学家和工程师已经在半导体器件和工艺方面作出了众多发明和改进。近50年来半导体尺寸已经有了明显的降低，这导致了不断增长的处理速度和不断降低的功耗。迄今为止，半导体的发展大致遵循着摩尔定律，摩尔定律大意是指密集集成电路中晶体管的数量约每两年翻倍。现在，半导体工艺正在朝着20nm以下发展，其中一些公司正在着手14nm工艺。这里只是提供一个参考，硅原子约为0.2nm，这意味着通过20nm工艺制造出的两个独立组件之间的距离仅仅约为一百个硅原子。半导体器件制造因此变得越来越具有挑战性，并且朝着物理上可能的极限推进。

随着集成电路的发展，器件尺寸越来越小，集成度越来越高。随着半导体器件特征尺寸的不断减小，传统的平面半导体制造技术已经无法使用，非平面技术的半导体器件应运而生，例如绝缘体上硅、双栅、多栅等新工艺的应用。目前鳍型场效应管(FinFET)在小尺寸领域被广泛使用，而具有全包围栅极(gate-all-around)结构的半导体器件由于在器件性能及能有效抑制短沟道效应(short channel effect)的特殊性能，正是半导体业界所追求的。由于器件沟道被栅极包围，所以短沟道效应的影响被消除，有效抑制了器件的漏电及穿通问题。由于全包围栅极悬空于底部衬底，因此全包围栅极器件的制造工艺较为复杂。

有鉴于此，亟需要一种鳍型半导体器件的制造方法，能够通过简单的工艺流程形成悬空的鳍型沟道，从而能够形成悬空于底部衬底的全包围栅极。能够在改进器件性能的同时，降低工艺复杂度，控制制造成本。

发明内容

以下给出一个或多个方面的简要概述以提供对这些方面的基本理解。此概述不是所有构想到的方面的详尽综览，并且既非旨在指认出所有方面的关键性或决定性要素亦非试图界定任何或所有方面的范围。其唯一的目的是要以简化形式给出一个或多个方面的一些概念以为稍后给出的更加详细的描述之序。

为了能够通过简单的工艺流程形成悬空的鳍型沟道，从而能够形成悬空于底部衬底的全包围栅极，本发明的一方面提供了一种鳍型半导体器件的制造方法，具体包括：

提供衬底；

对上述衬底进行第一次刻蚀，以形成凸起于上述衬底的鳍型沟道；

在上述鳍型沟道的两侧和顶部形成氧化物材质的保护层；

对上述衬底进行第二次刻蚀，使凸起于上述衬底的鳍型沟道向下延伸，以构成未被上述保护层遮挡的底部鳍型沟道；

对上述底部鳍型沟道进行氧化，并保留被上述保护层阻挡的顶部鳍型沟道；以及

去除上述保护层和氧化后的底部鳍型沟道，以使上述顶部鳍型沟道悬空于上述衬底。

在上述制造方法的一实施例中，可选的，对上述衬底进行第二次刻蚀进一步包括：

对上述衬底进行干法垂直刻蚀，使上述鳍型沟道向下延伸以构成上述底部鳍型沟道；以及

对上述底部鳍型沟道进行干法横向刻蚀，以缩减上述底部鳍型沟道的横向尺寸。