[发明专利]一种时序单元建立时间的测量方法和测量电路

说明书

本申请提出一种时序单元建立时间的测量方法和测量电路。该测量方法适用于时序单元建立时间的测量电路，该测量方法包括：分别确定时钟信号的第一周期值、第二周期值和第三周期值，其中，第一周期值为在第一测试路径下待测时序单元正确接收时钟信号的临界周期，第二周期值为在第二测试路径下延迟检测模块正确接收时钟信号的临界周期，第三周期值为在第三测试路径下延迟检测模块正确接收时钟信号的临界周期；根据第一周期值、第二周期值和第三周期值确定时序单元的建立时间。

技术领域

本申请涉及数字集成电路的测量技术领域，例如涉及一种时序单元建立时间的测量方法和测量电路。

背景技术

时序单元的建立时间是影响信号数据稳定传输的重要因素之一，在进行时序单元库的设计时，时序单元建立时间的精确测量直接影响芯片的性能、生产和制造。现有技术中通常采用时钟相位精细调节法或通过多个缓冲器作为最小测量刻度等效测量建立时间。然而，这些方法存在很多不足，比如受限于时钟相位可调范围小和缓冲器存在延迟，测量的时钟路径和数据路径存在差异性，且在不同的测试电压下这种差异性的表现更明显，由此会导致时序单元建立时间的测量误差非常大。

发明内容

有鉴于此，本申请实施例提供一种时序单元建立时间的测量方法和测量电路，以提高时序单元建立时间的测量精度，满足芯片的性能要求。

本申请实施例提供一种时序单元建立时间的测量电路，该测量电路包括时钟信号发生模块、第一选择模块、第二选择模块、延迟检测模块、数据信号传输模块、时钟信号传输模块、待测时序单元和控制模块；

其中，所述时钟信号发生模块分别与所述第一选择模块、所述延迟检测模块和所述控制模块电连接；所述延迟检测模块分别与所述第一选择模块、所述第二选择模块和所述控制模块电连接；所述第一选择模块分别与所述控制模块、所述数据信号传输模块和所述时钟信号传输模块电连接；所述第二选择模块分别与所述控制模块、所述数据信号传输模块和所述时钟信号传输模块电连接；所述数据信号传输模块分别与所述待测时序单元和所述控制模块电连接，所述时钟信号传输模块分别与所述待测时序单元和所述控制模块电连接，所述待测时序单元与所述控制模块电连接；

所述控制模块用于控制所述第一选择模块和所述第二选择模块，形成第一测试路径、第二测试路径和第三测试路径，以基于所述第一测试路径、所述第二测试路径和所述第三测试路径，确定时序单元的建立时间，其中，所述第一测试路径由所述时钟信号发生模块、所述数据信号传输模块、所述时钟信号传输模块、待测时序单元和控制模块组成，所述第二测试路径由所述时钟信号发生模块、所述延迟检测模块、所述数据信号传输模块和控制模块组成，所述第三测试路径由所述时钟信号发生模块、所述延迟检测模块、所述时钟信号传输模块和控制模块组成。

本申请实施例还提供一种时序单元建立时间的测量方法，该测量方法适用于本申请实施例所述的时序单元建立时间的测量电路，所述测量电路包括时钟信号发生模块、第一选择模块、第二选择模块、延迟检测模块、数据信号传输模块、时钟信号传输模块、待测时序单元和控制模块，所述控制模块控制所述第一选择模块和所述第二选择模块，形成第一测试路径、第二测试路径和第三测试路径，所述第一测试路径由所述时钟信号发生模块、所述数据信号传输模块、所述时钟信号传输模块、待测时序单元和控制模块组成，所述第二测试路径由所述时钟信号发生模块、所述延迟检测模块、所述数据信号传输模块和控制模块组成，所述第三测试路径由所述时钟信号发生模块、所述延迟检测模块、所述时钟信号传输模块和控制模块组成；

所述方法包括：

分别确定时钟信号的第一周期值、第二周期值和第三周期值，其中，所述第一周期值为在所述第一测试路径下所述待测时序单元正确接收所述时钟信号的临界周期，所述第二周期值为在所述第二测试路径下所述延迟检测模块正确接收所述时钟信号的临界周期，所述第三周期值为在所述第三测试路径下所述延迟检测模块正确接收所述时钟信号的临界周期；

根据所述第一周期值、所述第二周期值和所述第三周期值确定时序单元的建立时间。