[发明专利]基于FPGA的斩波周期可变的硬件电流环控制系统及方法

说明书

本发明公开了一种基于FPGA的斩波周期可变的硬件电流环控制系统及方法，系统包括时序控制模块、编码器采集控制模块、电角度计算模块、正余弦计算模块、并行总线通信模块、Clark变换模块、park变换模块、PI调节器模块、ipark变换模块、SVPWM运算模块、PWM输出模块。本发明利用FPGA芯片作为硬件电流环的控制器，极大地缩短了电流环的计算周期，提高内环的带宽和系统的响应能力；通过时序控制模块的设计，使每一步计算都在确定的时间点内，可控性强，精确度高；采用FPGA向外部处理器产生中断的方式，保证了系统的同步性；同时，充分采用时分复用的方式，极大程度地降低了资源占用率，从而降低了硬件成本。

技术领域

本发明涉及永磁同步电机控制领域，尤其涉及一种基于FPGA的斩波周期可变的硬件电流环控制系统及方法。

背景技术

通用永磁同步电机控制技术通常采用位置环、速度环、电流环三环控制，其中作为三环控制内环的电流环的性能直接影响到速度环与位置环等外环乃至整个控制系统的控制特性。

得益于DSP处理器编程简单、开发周期短等特性，目前，市面常见的伺服驱动器通常采用DSP实现三环控制。受限于电机控制专用DSP的主频(如TI公司的STM320F28XX系列，最高主频仅为150MHz)，DSP等微处理器仅支持指令串行执行的架构，决定了电流环的控制周期难以进一步减小；同时，通用总线的应用(如CANopen总线等)，使得用于通信处理的时间进一步增加，系统载荷进一步增大，导致控制周期外的空闲时间进一步缩小，算法优化的难度增大。不仅如此，依赖于DSP的斩波更新特性，将导致本周期内的采样计算只能在下一周期更新，产生一段时间的滞后，大大降低了电流环的带宽和系统的实时性。

发明内容

本发明的目的在于提供一种基于FPGA的斩波周期可变的硬件电流环控制系统及方法。

实现本发明目的的技术解决方案为：一种基于FPGA的斩波周期可变的硬件电流环控制系统，包括时序控制模块、编码器采集控制模块、电角度计算模块、正余弦计算模块、并行总线通信模块、Clark变换模块、park变换模块、PI调节器模块、ipark变换模块、SVPWM运算模块、PWM输出模块；其中，

所述时序控制模块根据运算控制周期启动编码器采集控制模块、电角度计算模块、正余弦计算模块、并行总线通信模块、Clark变换模块、park变换模块、PI调节器模块、ipark变换模块、SVPWM运算模块、PWM输出模块，完成硬件电流环的控制运算；

所述时序控制模块通过并行总线通信模块获取可设置的运算控制周期，并在固定的时间点启动编码器采集控制模块，所示固定的时间是预先设定的时间，目的是等编码器采集控制模块初始化完成；一定时间后启动并行总线通信模块获取电机A、B相电流；待编码器采集控制模块运算完成后，启动电角度计算模块；待电角度计算模块完成后，启动正余弦计算模块和Clark变换模块；待正余弦计算模块完成后，启动park变换模块；待park变换模块完成后，启动PI调节器模块；待PI调节器模块完成后，启动ipark变换模块；待ipark变换模块完成后，启动SVPWM运算模块；待SVPWM运算模块完成后，启动PWM输出模块；

所述编码器采集控制模块用于采集绝对式编码器位置信息并传送至电角度计算模块；

所述电角度计算模块用于接收编码器位置信息，处理后生成电机电角度值θ和编码器实际位置反馈值；

所述正余弦计算模块用于接收电角度计算模块生成的电角度值，并进行正余弦计算，输出电角度的正余弦值sinθ和cosθ；

所述并行总线通信模块用于FPGA与外部微处理器通信，用于获取AB相电流、电流指令Iref、电机参数、PI调节器控制参数，并上传编码器实际位置反馈值、编码器通信故障及运行状态数据；

所述Clark变换模块用于接收并行总线通信模块获取的AB相电流，经过Clark变换后生成静止坐标系下的电流分量Iα和Iβ；