[发明专利]基于局部总线的数据采集系统的并行化存储实现方法

说明书

本发明公开了基于局部总线的数据采集系统的并行化存储实现方法，包括处理器、FPGA、外部存储器，所述处理器通过引出局部总线与所述FPGA直接相连，所述外部存储器通过总线与所述FPGA直接相连，FPGA对局部总线的控制数据流的截获和并行转发，并行存储文件系统包括主存储器、影子存储器、文件管理、垃圾回收、坏块管理、写入均衡。本发明无需构建新型文件系统，采用主存储器和影子存储器结构，只需对原有文件系统和设备底层驱动做微小改动，适用范围广，可移植性强。

技术领域

本发明涉及嵌入式系统工程技术领域，具体涉及一种基于局部总线的数据采集系统的并行化存储实现方法。

背景技术

近年来机器学习技术和无线通信技术的高速发展和广阔应用掀起了智能终端、万物互联的热潮，数据随之成为了人工智能时代的重中之重。嵌入式数据采集系统因为其高性能、低功耗、低成本而备受青睐。为了能充分利用处理器强大的计算性能和稳定的通信接口的同时又能灵活的定义数据通路、实现可扩展接口，由FPGA和处理器组成的异构系统成为了热门的解决方案。

目前主流的嵌入式数据采集系统存储管理的解决方案有两种，分别是外部存储器直接由处理器控制和外部存储器直接由FPGA控制。

(1)外部存储器直接由处理器控制

这种解决方案通过使用处理器提供的存储器控制接口，由操作系统(文件系统)通过调用底层驱动程序写入对应接口的控制字，实现对外部存储器的管理和访问操作。此方案不需要对操作系统的内核和文件系统进行修改，不需要自己生成存储器控制时序，降低了开发的难度。然而处理器在运行时不能充分利用数据采集系统的灵活可配置接口以及数据流的并行性，降低了系统的访存速度，加大了处理器的运行负载。

(2)外部存储器直接由FPGA控制

这种解决方案通过在FPGA内构建一个存储器控制器，由FPGA直接对外部存储器进行访问。此方案利用了FPGA接口的灵活性，实现对存储器的定制化控制和访问。然而FPGA中构建存储器控制器难度很大，除了实现最基本的读、写、擦除等控制操作，还要考虑如何与处理器进行信息交互，更重要的是一定要验证设计是否稳定，通常需要有经验的工程师对FPGA工程进行后仿真，并添加复制的时序约束才能部署在实际应用场景中。此方案在嵌入式系统开发中极大的增加了技术难度和开发周期，这也是此方案未得到主流应用的原因。

发明内容

鉴于现有技术中的上述缺陷或不足，期望提供一种基于局部总线的数据采集系统的并行化存储实现方法。

根据本申请实施例提供的技术方案，基于局部总线的数据采集系统的并行化存储实现方法，包括处理器、FPGA、外部存储器，所述处理器通过引出局部总线与所述FPGA直接相连，所述外部存储器通过总线与所述FPGA直接相连，FPGA对局部总线的控制数据流的截获和并行转发，并行存储文件系统包括主存储器、影子存储器、文件管理、垃圾回收、坏块管理、写入均衡。

本发明中，所述处理器为CPU中央处理器，所述处理器将文件系统的数据区、标签区分别通过GPCM、FCM传输到FPGA；FPGA通过捕获FCM对Flash的控制时序，将异步FIFO中缓存的数据插入到对应控制流中从而实现并行化Flash写操作；在FPGA收到FCM读命令后，通过外部存储器对所有Flash并行转发，再将Flash的返回数据截取，拼接后存入FPGA的异步FIFO；由处理器读取异步FIFO中存入的完整数据，从而完成对Flash的并行读操作。

本发明中，所述处理器为精简指令集构架的中央处理器PowerPC，由FPGA通过捕获FCM对Flash的控制时序，将SOC开发中FPGA本身缓存的大量数据插入到对应控制流实现对Flash的并行写入；在FPGA收到FCM读命令后，通过外部存储器对所有Flash并行转发，再将Flash的返回数据截取、拼接后存入FPGA的异步FIFO；由PowerPC读取异步FIFO中存入的完整数据，从而完成对Flash的并行读操作。