[发明专利]一种半导体器件及其制作方法

说明书

本申请提供一种半导体器件及其制作方法，所述半导体器件制作方法中，在形成金属接触层时，先形成第一阻挡层，然后对第一阻挡层刻蚀，去掉底部，然后再形成钛金属层和第二阻挡层，钛金属层与硅锗材料同样形成钛硅化合物、钛锗化合物和钛硅锗化合物，但是，由于第一阻挡层形成了阻挡侧壁，使得形成的化合物无法扩散至孔壁外侧，因此，阻断了钛锗化合物受到挤压，向外扩散的路径，也即，阻断了电流沿扩散路径产生漏电的路径，从而避免了晶体管的接触层制作过程中产生的漏电流问题。

技术领域

本发明涉及半导体技术领域，尤其涉及一种半导体器件及其制作方法。

背景技术

传统的平面MOS晶体管通过在栅极施加电压，调节通过沟道区域的电流来产生“开”、“关”信号。当半导体技术节点不断缩小时，传统的平面MOS晶体管由于沟道长度缩短，造成栅极电压对沟道电流的控制能力变弱，产生严重的漏电流。鳍式场效应晶体管(FinFET)是一种新兴的多栅器件，它利用3D立体的沟道结构，在不增加晶体管面积的情况下，增加了沟道长度，改善了技术节点缩小后的器件电学性能。鳍式场效应晶体管一般包括凸出于半导体衬底表面的作为沟道的鳍部、覆盖所述鳍部顶部和鳍部部分侧壁的栅极结构以及位于所述栅极结构两侧鳍部内的源漏区。

但是现有技术中鳍式场效应晶体管制作过程中同样会产生漏电流。

发明内容

有鉴于此，本发明提供一种半导体器件及其制作方法，以解决现有技术中鳍式场效应晶体管制作过程中产生漏电流的问题。

为实现上述目的，本发明提供如下技术方案：

一种半导体器件制作方法，包括：

提供半导体衬底，所述半导体衬底包括衬底、制作形成在所述衬底上的鳍结构、位于所述鳍结构上的中间介电层、位于中间介电层上的栅极，以及采用开孔暴露出的硅锗材料；

在所述开孔内沉积第一阻挡层；

去除所述开孔底部的第一阻挡层；

依次沉积钛金属层和第二阻挡层；

退火，形成钛硅化合物接触层。

优选地，在退火后还包括：

采用钨金属填充所述开孔，形成钨栓。

优选地，所述在所述开孔内沉积第一阻挡层具体包括：

采用物理气相沉积、化学气相沉积、原子层沉积或溅射工艺，在所述开孔的侧壁和底部衬底第一阻挡层。

优选地，所述去除所述开孔底部的第一阻挡层，具体包括：

采用定向物理轰击工艺，去除所述开孔底部的第一阻挡层，保留开孔侧壁的第一阻挡层。

优选地，所述依次沉积钛金属层和第二阻挡层，具体包括：

在所述开孔侧壁的第一阻挡层表面以及所述开孔的底部沉积形成钛金属层；

再在所述钛金属层的表面沉积形成第二阻挡层。

本发明还提供一种半导体器件，采用上面任意一项所述的半导体器件制作方法制作形成，所述半导体器件包括：

衬底；

位于所述衬底上的鳍结构；

位于所述鳍结构上的中间介电层；

位于中间介电层上的栅极；

位于所述鳍结构内的源极区和漏极区；

与所述源极区和所述漏极区接触的钨栓；