[发明专利]一种存储数据访问方法、通信设备

说明书

本发明提供一种存储数据访问方法、通信设备，在可编程逻辑器件和协处理器之间利用随机存取存储器和实现数据交互，在交互过程中，随机存取存储器通过比对其第一端口及第二端口所接收的操作请求，在两侧请求的地址区信号不同的情况下，允许可编程逻辑器件或协处理器同时读/写其他不同地址区的存储数据，提高通信效率。

技术领域

本发明属于核电技术领域，涉及一种存储数据访问方法、通信设备。

背景技术

在核电厂的数字化仪控系统的开发中，FPGA技术正在获得越来越多的关注。FPGA技术是“现场可编程逻辑门阵列”的简称，它是一种包含可编程逻辑组件、可编程互联线和可编程I/O的半导体设备。FPGA与协处理器之间数据交互应用非常广泛，例如数字化仪控系统中现场总线通信设备或工业通信协议网关的开发，需要协处理器，如ARM、DSP、单片机等微处理器(MCU)，实现现场总线协议栈，FPGA一方面实现与协处理器MCU的通信，一方面实现高速通信或数据处理功能，FPGA与协处理器MCU之间的数据一致性非常重要，因为两侧需要刷新完一段存储空间后才能让对方访问，因为这段存储空间的数据可能存在逻辑关系。如何高速有效地保证多处理器系统中数据存储的一致性是需解决的重要问题。

目前，网关或者数字仪控系统现场总线通信卡件的实现方式当前最主流的是方式采用双口RAM芯片实现，通过旗语和邮箱来解决一致性问题，但是这种通信速率低，而且需要开发复杂的驱动程序，现有存在基于德国赫优讯的PROFIBUS-DP主站嵌入式模块COM-C(处理器为ARM)，通过一个双口RAM与主机相连，通过邮箱和握手标志实现数据交互的同时保证数据一致性。但，这种传统旗语方式进行交互的方式，则需要进行申请、获取、释放、读写数据空间等一系列操作，FPGA侧和MCU端的驱动程序都较为复杂，而且两侧只能串行顺序执行，造成通信速率低。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种存储数据访问方法、通信设备，用于解决现有技术中利用传统旗语方式交互，使得交互的各项操作只能在FPGA侧和MCU端的两侧串行顺序执行，造成通信速率低的问题。

为实现上述目的及其他相关目的，本发明提供一种存储数据访问方法，包括：

通过随机存取存储器的第一端口接收由可编程逻辑器件或协处理发送的操作请求，其中，所述操作请求携带有地址区信号；

通过所述随机存取存储器检测当前时刻是否具有正在应所述随机存取存储器的第二端口所接收的操作请求而执行的读/写操作，如果存在，则比对所述第一端口及所述第二端口所接收的操作请求的地址区信号，若相同则进行延时操作，若不同则应所述随机存取存储器的第一端口的操作请求而执行读/写操作；

如果在当前时刻未存在有应所述随机存取存储器的第二端口所接收的操作请求而执行的读/写操作时，则直接应所述随机存取存储器的第一端口的操作请求执行读/写操作。

于本发明的一实施例中，在执行读/写操作之前，需生成允许信号通过端口反馈至与之相连的可编程逻辑器件或协处理器。

于本发明的一实施例中，所述方法还包括：在执行读/写操作当中或者之前，若所述随机存取存储器的第一端口接收到取消操作请求，则取消读/写操作进程。

于本发明的一实施例中，所述随机存取存储器的存储区被划分成多个数据区，每个所述数据区被配置一地址区信号。

于本发明的一实施例中，所述方法还包括：在所述随机存取存储器的第一端口和第二端口同时获取一操作请求时，依据预设的操作请求优先级确定对应操作请求并接收。

本发明还提供了一种用于数字化仪控系统的现场总线通信设备，所述现场总线通信设备包括可编程逻辑器件、随机存取存储器和主站的协处理器，所述随机存取存储器具备至少第一端口、第二端口；

所述随机存取存储器还包含：