[发明专利]多位复用乘加运算装置、神经网络运算系统以及电子设备

权利要求书

1.一种多位复用乘加运算装置，其特征在于，用于神经网络运算系统中实现神经网络模型运算，所述神经运算系统包括：多位复用乘加运算装置以及存算一体运算装置，所述存算一体运算装置的输出端连接累加装置，多位复用乘加运算装置的输出端连接移位寄存装置，移位寄存装置的输出端连接累加装置；所述神经网络模型分解后的密集部分通过所述存算一体阵列来实现，神经网络模型分解后的稀疏部分的算术运算由所述多位复用乘加运算装置实现；所述多位复用乘加运算装置根据神经网络稀疏矩阵的实际位宽进行适配，将稀疏矩阵中非0参数及其所对应的数据地址输入到所述多位复用乘加运算装置，所述多位复用乘加运算装置根据数据地址从输入缓存中取出输入数据与权重数据进行卷积运算，其中：所述多位复用乘加运算装置包括：两个多位复用乘法模块、移位寄存模块以及累加模块；

其中一个多位复用乘法模块的输出端连接所述累加模块的第一输入端，另外一个多位复用乘法模块的输出端连接所述移位寄存模块的输入端，所述移位寄存模块的输出端连接所述累加模块的第二输入端；

其中，多位复用乘加运算装置用于执行a×b乘加运算，两个多位复用乘法模块分别用于执行a×c乘法运算和a×d乘法运算，所述移位寄存模块为c位移位寄存器或d位移位寄存器，c+d＝b。

2.根据权利要求1所述的多位复用乘加运算装置，其特征在于，所述多位复用乘法模块包括：两个乘法器、移位寄存器以及累加器；

其中一个乘法器的输出端连接所述累加器的第一输入端，另外一个乘法器的输出端连接所述移位寄存器的输入端，所述移位寄存器的输出端连接所述累加器的第二输入端。

3.根据权利要求2所述的多位复用乘加运算装置，其特征在于，所述乘法器的电路结构与所述多位复用乘法模块的电路结构相同。

4.根据权利要求1所述的多位复用乘加运算装置，其特征在于，a＝8，b＝8，c＝d＝4，所述多位复用乘法模块包括：两个8×2乘法器、2位移位寄存器以及累加器；

其中一个8×2乘法器的输出端连接所述累加器的第一输入端，另外一个8×2乘法器的输出端连接所述2位移位寄存器的输入端，所述2位移位寄存器的输出端连接所述累加器的第二输入端，所述累加器的输出端作为该多位复用乘法模块的输出端。

5.根据权利要求4所述的多位复用乘加运算装置，其特征在于，工作模式包括：8×8模式、8×4模式以及8×2模式，由模式选择信号控制各元件实现模式切换；

其中，所述模式选择信号根据乘数的有效位数确定。

6.根据权利要求1至5任一项所述的多位复用乘加运算装置，其特征在于，应用于神经网络运算。

7.一种神经网络运算系统，其特征在于，包括：存算一体运算装置、如权利要求1至5任一项所述的多位复用乘加运算装置、移位寄存装置以及累加装置；

所述存算一体运算装置的输入端接收输入数据，输出端连接所述累加装置的第一输入端；所述多位复用乘加运算装置的输入端接收所述输入数据，输出端连接所述移位寄存装置的输入端，输出端连接所述累加装置的第二输入端；

待运算神经网络模型分解后的密集部分通过所述存算一体阵列来实现，神经网络模型分解后的稀疏部分的算术运算由所述多位复用乘加运算装置实现；所述多位复用乘加运算装置根据神经网络稀疏矩阵的实际位宽进行适配，将稀疏矩阵中非0参数及其所对应的数据地址输入到所述多位复用乘加运算装置，所述多位复用乘加运算装置根据数据地址从输入缓存中取出输入数据与权重数据进行卷积运算。

8.一种电子设备，其特征在于，包括如权利要求1至6任一项所述的多位复用乘加运算装置或如权利要求7所述的神经网络运算系统。