[发明专利]一种集成SBD的碳化硅UMOSFET器件

说明书

本发明涉及一种集成SBD的碳化硅UMOSFET器件，包括：N+衬底区、N‑外延区、P‑阱区、N+注入区、栅极、第一P+注入区、第二P+注入区、源极和漏极，其中，第一P+注入区和第二P+注入区的深度大于栅极的深度，源极与N+注入区、第一P+注入区、第二P+注入区的界面为欧姆接触，源极与N‑外延区的界面为肖特基接触。本发明在器件内集成了肖特基二极管结构，避免了在应用过程中需要反并联额外的肖特基二极管作为续流二极管，在提升器件续流能力的同时，减小了器件元胞面积，从而降低器件制备成本。

技术领域

本发明属于半导体技术领域，具体涉及一种集成SBD的碳化硅UMOSFET器件。

背景技术

近年来，随着电力电子系统的不断发展，对系统中的功率器件提出了更高的要求。硅(Si)基电力电子器件由于材料本身的限制已无法满足系统应用的要求，碳化硅(SiC)材料作为第三代半导体材料的代表，在诸多特性上均远好于硅材料。碳化硅MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor，金氧半场效晶体管)器件作为近些年商业化的器件，在导通电阻、开关时间、开关损耗和散热性能等方面，均有着替代现有IGBT((Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管)的巨大潜力。

垂直结构的UMOSFET相对于横向结构的MOSFET，具有导通电阻小，元胞尺寸小的优点，具有广阔的应用前景。但是，由于碳化硅材料的禁带宽度较大，碳化硅UMOSFET器件内部集成的寄生PiN二极管开启电压大多在3V左右，无法为器件本身提供续流作用，导致碳化硅UMOSFET器件内部本身的续流能力较弱。因此，在全桥等电力电子系统应用中，经常要反并联一个额外的肖特基二极管作为续流二极管使用，大大增加了系统的面积。另外，在阻断模式下，由于栅槽拐角处柵氧的强电场会引发一系列可靠性问题。

发明内容

为了解决现有技术中存在的上述问题，本发明提供了一种集成SBD的碳化硅UMOSFET器件。本发明要解决的技术问题通过以下技术方案实现：

本发明提供了一种集成SBD的碳化硅UMOSFET器件，包括：

N+衬底区；

N-外延区，设置在所述N+衬底区上；

P-阱区，位于所述N-外延区内部；

N+注入区，设置在所述P-阱区上，且位于所述N-外延区内部；

栅极，设置在所述N-外延区、所述P-阱区和所述N+注入区内部；

第一P+注入区，位于所述N-外延区内部，且与所述P-阱区和所述N+注入区相邻设置，所述第一P+注入区的深度大于所述栅极的深度；

第二P+注入区，位于所述N-外延区内部，且与所述第一P+注入区间隔设置，其深度与所述第一P+注入区的深度一致；

源极，设置在所述N+注入区、所述第一P+注入区、所述N-外延区和所述第二P+注入区上，所述源极与所述N+注入区、所述第一P+注入区、所述第二P+注入区的界面为欧姆接触，所述源极与所述N-外延区的界面为肖特基接触；

漏极，设置在所述N+衬底区下表面。

在本发明的一个实施例中，所述集成SBD的碳化硅UMOSFET器件还包括若干P+离子注入区，设置在所述N-外延区内部，且分别位于所述P-阱区、所述第一P+注入区和所述第二P+注入区的下方。

在本发明的一个实施例中，所述栅极包括栅槽和设置在所述栅槽内部的栅极层，所述栅槽内壁与所述栅极层之间设置有栅介质层。

在本发明的一个实施例中，所述栅槽的深度为1μm-3μm，宽度为0.5μm-2μm。