[发明专利]一种窄带隙半导体晶体管及其制备方法

说明书

本发明提供一种具有高κ或异质埋氧层的窄带隙半导体晶体管及其制备方法，该晶体管具有一衬底，其上具有一高κ或异质埋氧层，该高κ或异质埋氧层上具有一窄带隙半导体沟道层以及栅结构，该栅结构包括两侧墙以及位于其中的栅极，在栅结构两侧具有源极和漏极。本发明的晶体管实现优化半导体晶体管，尤其是窄带隙半导体晶体管能带分布的器件结构，通过调控漏端的能带，从而能够抑制关态电流和静态能耗，并且能够与产业化半导体工艺相兼容，能够实现大规模集成化制备。

技术领域

本发明涉及一种半导体器件及其制作方法，尤其涉及一种具有埋氧层的碳纳米管场效应晶体管及其制备方法。

背景技术

随着半导体集成电路技术向下持续微缩到3nm以下技术节点，硅基集成电路有可能会达到硅材料以及物理量子力学的极限。电子业界的继续发展，迫切需要寻找新的更有潜力和优势的材料来延伸硅材料，突破摩尔定律的极限。碳纳米管(CNTs)具有较高的载流子迁移率和较长的平均自由程、纳米尺度的管径，可以用来构建速度更快、功耗更低、尺寸更小的纳米场效应晶体管，因此碳纳米管(CNTs)电子被认为是有可能延伸硅基CMOS器件和继续支撑摩尔定律的未来信息技术之一。

对于低维材料像碳纳米管、石墨烯、黑磷其禁带宽度普遍比硅小，其中碳纳米管典型带隙约为0.8eV，对应硅带隙约为1.12eV，由于带隙较窄，关态下漏端势垒宽度被大幅度压缩，产生了较大的隧穿电流，增加了静态能耗。窄带隙沟道晶体管的关态隧穿效应比硅基晶体管显著,而且目前对于高性能低维沟道材料，缺少稳定的掺杂手段，主流方法采用金属作为源漏电极接触，因此存在漏端电场过强导致沟道偏漏端附近的肖特基势垒过薄，引起严重的反向隧穿效应。而且在晶体管的制备过程无离子注入和掺杂，因此无法实现硅基晶体管的轻掺杂源漏(LDD)来精细调控漏端掺杂浓度在空间上的分布，从而降低短沟道效应、结漏电流和寄生电流等负面效应。

针对该问题已有解决的方案是采用非对称的栅堆垛结构或反馈栅结构，非对称栅结构一般基于底栅且工艺复杂，不利于器件尺寸微缩和规模制备。反馈栅通过给沟道偏漏端附近连接一个反馈栅，反馈栅与漏端金属电极相短接，从而使得漏端的沟道势垒被漏端电势钳住，保持一个较大的势垒宽度，大的势垒宽度极大地抑制了反向隧穿电流，降低了静态功耗，提高了开关比。在反馈栅晶体管中，引入副栅还需要增加额外的器件面积，限制了器件尺寸的微缩。

因此，当前需要设计一种能够优化半导体晶体管能带分布的器件结构，能够抑制关态电流和静态能耗，并且能够与产业化半导体工艺相兼容，能够实现大规模集成化制备。

发明内容

本发明针对以上现有技术中存在问题，为了抑制窄带隙沟道肖特基势垒晶体管双极性，从而抑制关态电流和静态能耗，提出一种具有埋氧层的半导体晶体管及其制备方法，本发明的技术方案具体如下：

一种长沟道窄带隙半导体晶体管，其中长沟道一般的沟道长度大于100nm，其包括一衬底在上述衬底上具有一高κ埋氧层，在上述高κ埋氧层上具有一窄带隙半导体沟道层，在上述窄带隙半导体沟道层上具有一栅结构，上述栅结构包括两侧墙以及位于上述侧墙之间的栅介质层和栅极，在上述栅结构两侧具有源极和漏极。

优选地，上述高κ埋氧层选自二氧化铪(HfO₂)、氧化铝(Al₂O₃)、氧化锆(ZrO₂)、氧化钇(Y₂O₃)、氧化镧(La₂O₃)或氧化钛(TiO₂)。

优选地，上述窄带隙半导体沟道层的典型带隙小于1ev，优选自碳纳米管、石墨烯、锗、二维材料如二硫化钼、二硫化钨、黑磷、或者这些材料在同一平面或不同叠层上的各种组合。

优选地，上述窄带隙半导体沟道层宽度与上述栅结构宽度相同，上述源极和漏极与上述窄带隙半导体沟道层侧面接触。