[发明专利]半导体装置

说明书

半导体装置，在将半导体装置分割出的第一及第二区域中分别形成立式第一及第二金属氧化物半导体晶体管，第一金属氧化物半导体晶体管具有1个以上第一栅极衬垫和4个以上第一源极衬垫，第一栅极衬垫在俯视时由4个以上第一源极衬垫包围，第一栅极衬垫与第一源极衬垫的最接近点在俯视时位于第一直线，第二金属氧化物半导体晶体管具有1个以上第二栅极衬垫和4个以上第二源极衬垫，第二栅极衬垫在俯视时由4个以上第二源极衬垫包围，第二栅极衬垫与第二源极衬垫的最接近点在俯视时位于第二直线，将第一及第二金属氧化物半导体晶体管的漏极连接的导体设置在半导体装置的另一主面，第一及第二栅极衬垫、第一及第二源极衬垫露出到半导体装置的外观。

本申请是2016年6月30日提交的申请号为201680037524.5、发明名称为“半导体装置”的中国专利申请的分案申请。

技术领域

本申请涉及半导体装置，尤其涉及CSP(芯片尺寸封装)型的半导体装置。

背景技术

以往，以与芯片尺寸相等或略微大一些的封装构成的CSP型的半导体装置被实用化。CSP型的半导体装置在高密度安装上具有优势，为设置的小型化以及轻量化做出了贡献(例如，参照专利文献1、2)。

(现有技术文献)

(专利文献)

专利文献1 日本 特开2000-58829号公报

专利文献2 日本 特开2002-368218号公报

然而，在以往的CSP型的半导体装置中，由于装置较小，因此，例如在电极的连接阻抗的降低、异电位电极间的短路防止、向印刷电路板的稳定安装等电气特性或安装的可靠性方面有改善的余地。

发明内容

因此，本申请为了解决上述的问题，目的在于提供一种在电气特性以及安装的可靠性上均杰出的CSP型的半导体装置。

为了解决上述的课题，本申请所涉及的半导体装置的一个形态为，该半导体装置为芯片尺寸封装型，在将所述半导体装置分割为2个而得到的第一区域和第二区域中，分别形成立式的第一金属氧化物半导体晶体管和立式的第二金属氧化物半导体晶体管，所述第一金属氧化物半导体晶体管，具有被设置在所述半导体装置的一个主面的1个以上的第一栅极衬垫和4个以上的第一源极衬垫，所述第一栅极衬垫的每一个在被俯视时，由4个以上的所述第一源极衬垫包围，关于所述第一栅极衬垫与所述第一源极衬垫的任意组合，所述第一栅极衬垫与所述第一源极衬垫的最接近点彼此在俯视时位于相对于所述半导体装置的边倾斜的第一直线上，所述第二金属氧化物半导体晶体管，具有被设置在所述半导体装置的所述一个主面的1个以上的第二栅极衬垫和4个以上的第二源极衬垫，所述第二栅极衬垫的每一个在被俯视时，由4个以上的所述第二源极衬垫包围，关于所述第二栅极衬垫与所述第二源极衬垫的任意组合，所述第二栅极衬垫与所述第二源极衬垫的最接近点彼此在俯视时位于相对于所述半导体装置的边倾斜的第二直线上，对所述第一金属氧化物半导体晶体管的漏极与所述第二金属氧化物半导体晶体管的漏极进行连接的导体，被设置在所述半导体装置的另一个主面，所述第一栅极衬垫的每一个、所述第一源极衬垫的每一个、所述第二栅极衬垫的每一个、以及所述第二源极衬垫的每一个露出到所述半导体装置的外观。

通过此构成，与所述第一电极与所述第二电极的最接近点彼此被配置在平行于芯片边的直线上的配置位置相比，在电极的大小相同的情况下能够使电极间的距离加大，从而能够防止电极之间的短路。并且，若电极间的距离相同，则能够增加电极的面积，从而降低电极的连接阻抗。即通过此构成，能够改善电气特性(电极的连接阻抗的降低)与安装的可靠性(异电位电极间的短路防止)的平衡。

通过本申请所涉及的半导体装置，能够提供一种在电气特性以及安装的可靠性上均杰出的CSP型的半导体装置。

附图说明

图1是示出第一个实施方式所涉及的半导体装置的外观的一个例子的斜视图。