[发明专利]存储器模块

权利要求书

1.一种存储器模块，包括：

第一内部数据线；

第二内部数据线；

易失性存储器芯片，连接到所述第一内部数据线；

非易失性存储器芯片，连接到所述第二内部数据线；

控制器，经由所述第一内部数据线和所述第二内部数据线连接到所述易失性存储器芯片和所述非易失性存储器芯片，所述控制器被配置为：将与所述易失性存储器芯片的第一数据相关的第一命令施加到所述易失性存储器芯片，并将与所述非易失性存储器芯片的第二数据相关的第二命令施加到所述非易失性存储器芯片；和

数据缓冲器，经由所述第一内部数据线连接到所述易失性存储器芯片和控制器，

其中，所述控制器还被配置为：在所述第一命令的第一等待时间和所述第二命令的第二等待时间彼此相一致的时间点，控制所述易失性存储器芯片和所述非易失性存储器芯片，以：

将所述第一数据从所述易失性存储器芯片移动到所述非易失性存储器芯片，或者

将所述第二数据从所述非易失性存储器芯片移动到所述易失性存储器芯片。

2.根据权利要求1所述的存储器模块，其中，所述控制器还被配置为：

在第一时间施加所述第一命令，

在所述第一时间之后的第二时间施加所述第二命令，

在第三时间，当所述第一命令的所述第一等待时间和所述第二命令的所述第二等待时间彼此相一致时，将所述第一数据输出到所述第一内部数据线，以及

将所述第一数据作为所述第二数据从所述第一内部数据线移动到所述非易失性存储器芯片。

3.根据权利要求2所述的存储器模块，其中，所述控制器还被配置为：控制所述数据缓冲器，使得所述第一数据不被提供给所述存储器模块外部的数据总线。

4.根据权利要求2所述的存储器模块，其中，所述控制器还被配置为：在将所述第一数据输出到所述第一内部数据线之前，在所述第二时间施加所述第二命令。

5.根据权利要求1所述的存储器模块，其中，所述控制器还被配置为：

经由所述存储器模块外部的命令地址总线接收与将所述第一数据从所述易失性存储器芯片移动到所述非易失性存储器芯片相关联的数据移动请求，

经由所述命令地址总线接收指向所述易失性存储器芯片的读取命令，所述读取命令与被请求从所述易失性存储器芯片读取的所述第一数据的第一地址相关联，

将所述读取命令作为所述第一命令发送到所述易失性存储器芯片，

接收指示所述第一数据要被写入所述非易失性存储器芯片中的位置的第二地址，

接收与所述非易失性存储器芯片相关联的写入命令，

将所述写入命令作为所述第二命令发送到所述非易失性存储器芯片，

将在所述读取命令的读取等待时间之后从所述易失性存储器芯片输出到所述第一内部数据线的所述第一数据在所述写入命令的写入等待时间之后配置作为所述第二数据，以及

控制将所述第二数据写入所述非易失性存储器芯片。

6.根据权利要求5所述的存储器模块，其中，所述控制器还被配置为：

在将所述读取命令发送到所述易失性存储器芯片之前，经由所述命令地址总线、参考所述易失性存储器芯片的所述第一地址接收指向所述易失性存储器芯片的激活命令，以及

将所述激活命令发送到所述易失性存储器芯片。

7.根据权利要求5所述的存储器模块，其中，所述控制器还被配置为：

在将所述写入命令发送到所述非易失性存储器芯片之前，经由所述命令地址总线接收所述非易失性存储器芯片的所述第二地址，以及

将所述第二地址发送到所述非易失性存储器芯片。