[发明专利]一种预取buffer数据一致性的处理方法及装置

说明书

本发明公开一种预取buffer数据一致性的处理方法及装置，属于集成电路技术领域。处理器发出访问请求，数据一致性控制模块将处理器发出的访问地址与预取buffer地址寄存器中的值进行比较，并结合处理器发出的读写信号进行读写判断；为写操作时，若地址比较结果一致，数据一致性控制模块对数据一致性状态寄存器写1，表示当前预取buffer中的数据与对应Cache Line中的数据不一致。若地址比较结果不一致，数据一致性控制模块保持数据一致性状态寄存器的值不变；为读操作时，若地址比较的结果匹配，且数据一致性状态寄存器中的值为0，处理器从预取buffer中读取数据。否则处理器直接从存储器Cache中读所需要的数据。

技术领域

本发明涉及集成电路技术领域，特别涉及一种预取buffer数据一致性的处理方法及装置。

背景技术

随着半导体工艺和处理器设计技术水平的不断提高，处理器的性能每年以60%左右的速度快速增长。与此同时，主存储器的访问速度却始终得不到大的提升，成为影响系统性能的一个最重要的瓶颈。为了解决存储墙的问题，目前处理器一般都采用预取buffer（缓冲器），一级或二级Cache（高速缓冲存储器），再加上外部存储器的这种存储结构。然而这种分层次的存储结构，改善存储器访问速度的同时，也带来了数据一致性问题。

由于预取buffer中的数据来Cache，处理器对Cache中某一Cache Line（缓存行）进行写操作，如果这一行Cache Line的数据在写之前已经映射到预取buffer中，处理器对这一行Cache Line写完数据后，直接导致了当前Cache Line中的数据与预取buffer中数据不一致。如果处理器再对这一地址进行读操作，根据预取buffer优先读取机制，会首先读取预取buffer中的数据，而此时预取buffer中的数据是处理器写之前的数据，处理器读取到错误的数据直接会使整个电路系统运行出错。

数据一致性的问题，直接影响到处理器执行指令与取数的正确性，也受到了越来越多的关注。

发明内容

本发明的目的在于提供一种预取buffer数据一致性的处理方法及装置，以解决目前带有预取buffer存储结构，由于处理器对存储器进行写后读相关操作后导致的数据不一致性的问题。

为解决上述技术问题，本发明提供一种预取buffer数据一致性的处理方法，包括：

处理器发出访问请求，数据一致性控制模块将处理器发出的访问地址与预取buffer 地址寄存器中的值进行比较，并结合处理器发出的读写信号进行读写判断；

当为写操作，若地址比较结果一致，表明预取buffer与之对应的Cache Line中数据将被修改，此时预取buffer中的数据仍对应Cache Line修改之前的数据，数据一致性控制模块对数据一致性状态寄存器写1，表示当前预取buffer中的数据与对应Cache Line中的数据不一致；若地址比较结果不一致，表明预取buffer与之对应的Cache Line中数据保持不变，数据一致性控制模块保留数据一致性状态寄存器原来的值；

当为读操作，若地址比较结果一致，根据数据一致性状态寄存器中的值进行数据一致性判断，若值为1，则处理器直接从存储器Cache中读所需要的数据；若值为0，则处理器从预取buffer中读取数据；若地址比较结果不一致，处理器直接从存储器Cache中读所需要的数据；

读操作时，地址比较结果不一致，或者数据一致性状态寄存器中的值为1时，处理器直接从存储器Cache中读所需要的数据，数据一致性控制模块将处理器读取存储器Cache所在行的数据全部更新到预取buffer中，并同时更新预取buffer 地址寄存器和数据一致性状态寄存器的值。