[发明专利]时钟电路、计算芯片、算力板和数字货币挖矿机

权利要求书

1.一种时钟电路，其特征在于，所述时钟电路包括串联的M级时钟驱动电路，M是不小于2的整数，所述M级时钟驱动电路中的每一级时钟驱动电路的输入端和输出端之间都设置有串联的N个反相器，其中N是不小于3的奇数。

2.如权利要求1所述的时钟电路，其特征在于，所述M级时钟驱动电路中的每一级时钟驱动电路的输出端为用于执行数据处理任务的流水线结构中的对应一级流水线电路提供时钟信号。

3.如权利要求2所述的时钟电路，其特征在于，所述M级时钟驱动电路中的每一级时钟驱动电路的输出端与所述流水线结构中的对应一级流水线电路的时钟信号输入端之间设置有对应的负载平衡与相位调整模块，所述负载平衡与相位调整模块构成该级时钟驱动电路的输出端口电容负载的一部分，并且对该级时钟驱动电路输出的时钟信号的相位进行调整。

4.如权利要求3所述的时钟电路，其特征在于，所述负载平衡和相位调整模块具有反相器与缓冲器，并且所述负载平衡和相位调整模块根据以下两种配置模式中的一种配置模式被配置：

第一配置模式，其中所述反相器的输入端与所述缓冲器的输入端都被连接到对应一级时钟驱动电路的输出端，所述反相器的输出端被连接到流水线结构的对应一级流水线电路的时钟信号输入端，而所述缓冲器的输出端空载；或者

第二配置模式，其中所述反相器的输入端与所述缓冲器的输入端都被连接到对应一级时钟驱动电路的输出端，所述缓冲器的输出端被连接到流水线结构的流水线电路的时钟信号输入端，而所述反相器的输出端空载。

5.如权利要求4所述的时钟电路，其特征在于，所述M级时钟驱动电路中的相邻的两级时钟驱动电路所对应的两个负载平衡和相位调整模块各自具有选自所述第一配置模式和所述第二配置模式当中的不同配置模式。

6.如权利要求4所述的时钟电路，其特征在于，所述M级时钟驱动电路中的每一级时钟驱动电路所对应的负载平衡和相位调整模块具有相同的输入端口电容。

7.如权利要求6所述的时钟电路，其特征在于，所有负载平衡和相位调整模块中的反相器都具有相同的输入端口电容，并且所有负载平衡和相位调整模块中的缓冲器都具有相同的输入端口电容。

8.如权利要求1所述的时钟电路，其特征在于，所述M级时钟驱动电路中的每一级时钟驱动电路中的N个反相器中的第K个反相器都具有相同的输入端口电容，其中1≤K≤N。

9.如权利要求8所述的时钟电路，其特征在于，所述M级时钟驱动电路中的每一级时钟驱动电路中的N个反相器为同一型号的反相器。

10.如权利要求8所述的时钟电路，其特征在于，第M级时钟驱动电路的输出端被连接到附加负载元件，所述附加负载元件与每一级时钟驱动电路中的N个反相器中的第一个反相器具有相同的输入端口电容。

11.如权利要求1-10中任一项所述的时钟电路，其特征在于，所述M级时钟驱动电路中的第一级时钟驱动电路的输入端连接到外部时钟源以接收初始时钟信号。

12.如权利要求11所述的时钟电路，其特征在于，所述初始时钟信号是占空比为50％的方波信号。

13.如权利要求2所述的时钟电路，其特征在于，所述数据处理任务包括执行SHA-256算法。

14.如权利要求13所述的时钟电路，其特征在于，所述流水线电路包括用于执行SHA-256算法的存储电路和运算电路中的至少一者。

15.一种计算芯片，其特征在于，所述计算芯片包括如权利要求1-14中任一项所述的时钟电路。