[发明专利]一种芯片封装体的制备方法在审
申请号: | 202010501969.2 | 申请日: | 2020-06-04 |
公开(公告)号: | CN111640721A | 公开(公告)日: | 2020-09-08 |
发明(设计)人: | 张文斌 | 申请(专利权)人: | 厦门通富微电子有限公司 |
主分类号: | H01L23/488 | 分类号: | H01L23/488;H01L23/498;H01L23/49;H01L23/31;H01L21/56 |
代理公司: | 深圳市威世博知识产权代理事务所(普通合伙) 44280 | 代理人: | 黎坚怡 |
地址: | 361000 福建省厦门市中国(福建)自由贸易试验区*** | 国省代码: | 福建;35 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 芯片 封装 制备 方法 | ||
1.一种芯片封装体的制备方法,其特征在于,所述芯片封装体的制备方法包括:
在芯片的非功能面上形成第一凹槽,所述第一凹槽自所述芯片的非功能面延伸至所述芯片的功能面上的接地焊盘;
在所述芯片的所述非功能面上以及所述第一凹槽内形成再布线层,所述再布线层与所述接地焊盘电连接;
将所述再布线层与基板的接地区域电连接,以使所述芯片的所述接地焊盘通过所述再布线层与所述基板的所述接地区域电连接。
2.根据权利要求1所述的制备方法,其特征在于,所述在芯片的非功能面上形成第一凹槽之前,包括:
将包括多个所述芯片的晶圆黏贴在载板上,所述芯片的功能面与所述载板贴合;
研磨所述晶圆远离所述载板的一侧以使所述晶圆的厚度减小。
3.根据权利要求2所述的制备方法,其特征在于,所述在芯片的非功能面上形成第一凹槽,包括:
利用蚀刻工艺在所述晶圆远离所述载板的一侧形成多个所述第一凹槽,且所述第一凹槽与所述接地焊盘一一对应。
4.根据权利要求1-3任一项所述的制备方法,其特征在于,所述在所述芯片的所述非功能面上以及所述第一凹槽内形成再布线层之前包括:
在所述芯片的非功能面一侧形成绝缘层,所述绝缘层覆盖所述芯片的非功能面、所述第一凹槽的侧壁和所述接地焊盘从所述第一凹槽中露出的表面;
在所述绝缘层对应所述接地焊盘的位置形成第一开口,以使所述接地焊盘从所述绝缘层中露出。
5.根据权利要求4所述的制备方法,其特征在于,所述在所述芯片的所述非功能面上以及所述第一凹槽内形成再布线层,包括:
利用电镀或化学镀的方式在所述绝缘层和从所述绝缘层中露出的所述接地焊盘表面形成所述再布线层。
6.根据权利要求4所述的制备方法,其特征在于,所述将所述再布线层与基板的接地区域电连接之前,包括:
去除所述载板;
切割掉相邻的所述芯片之间的部分所述绝缘层和所述再布线层,以获得包含单个所述芯片的第一封装体。
7.根据权利要求1所述的制备方法,其特征在于,所述在所述芯片的所述非功能面上以及所述第一凹槽内形成再布线层之后,包括:
在所述第一凹槽内形成底填胶,所述底填胶远离所述芯片的一侧与所述芯片的所述非功能面一侧的所述再布线层齐平。
8.根据权利要求1所述的制备方法,其特征在于,所述将所述再布线层与基板的接地区域电连接,包括:
在所述基板的所述接地区域形成导电胶;
将所述再布线层与所述基板的所述接地区域上的所述导电胶电连接,以使所述芯片的所述接地焊盘通过所述再布线层、所述导电胶与所述基板的所述接地区域电连接。
9.根据权利要求1所述的制备方法,其特征在于,所述将所述再布线层与基板的接地区域电连接之后,包括:
利用打线的方式将所述芯片的所述功能面上的信号传输区焊盘与所述基板上的连接焊盘电连接。
10.根据权利要求9所述的制备方法,其特征在于,所述利用打线的方式将所述芯片的所述功能面上的信号传输区焊盘与所述基板上的连接焊盘电连接之后,包括:
在所述芯片的两侧以及所述芯片的两侧形成塑封层,所述塑封层覆盖所述连接焊盘。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于厦门通富微电子有限公司,未经厦门通富微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202010501969.2/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种晶圆级封装体和芯片封装体
- 下一篇:叠音检测方法、装置和设备