[发明专利]用于去激活半导体装置中的延迟锁定环更新的设备及方法

权利要求书

1.一种设备，其包括：

多个存储器单元阵列，每一存储器单元阵列经耦合到输入/输出I/O驱动器电路；

延迟锁定环DLL更新电路，其经配置以将内部时钟提供到所述I/O驱动器电路；及

DLL控制电路，其经耦合到所述DLL更新电路且经配置以响应于一或多个存储器单元阵列的激活而去激活所述DLL更新电路。

2.根据权利要求1所述的设备，其中所述DLL控制电路经配置以提供更新触发信号且经配置以：

响应于所述更新触发信号的第一脉冲而激活所述DLL更新电路；且

在所述DLL更新电路的所述激活之后响应于所述一或多个存储器单元阵列的所述激活而去激活所述DLL更新电路。

3.根据权利要求2所述的设备，其中所述DLL控制电路进一步经配置以当去激活所述DLL更新电路时，响应于在所述第一脉冲之后的所述更新触发信号的第二脉冲而激活所述DLL更新电路。

4.根据权利要求3所述的设备，其中所述DLL控制电路进一步经配置以当去激活所述DLL更新电路时，在所述一或多个存储器单元阵列的所述激活之后且在所述更新触发信号的所述第二脉冲到达之前响应于所述一或多个存储器单元阵列的去激活而激活所述DLL更新电路。

5.根据权利要求4所述的设备，其中所述DLL控制电路经配置以去激活所述DLL更新电路以进行所述一或多个存储器单元阵列的刷新操作。

6.根据权利要求2所述的设备，其中所述DLL控制电路包括经配置以提供具有第一边缘及第二边缘的脉冲的更新定序器电路，其中所述更新定序器电路经配置以响应于所述更新触发信号中的所述第一脉冲而提供所述第一边缘，且响应于所述一或多个存储器单元阵列的所述激活而提供所述第二边缘。

7.根据权利要求4所述的设备，其中所述DLL控制电路包括：

触发电路，其经配置以响应于所述更新触发信号中的所述第一脉冲而提供第一内部更新触发及在所述第一内部更新触发之后的第二内部更新触发，其中响应于所述一或多个存储器单元阵列的所述去激活而提供所述第二内部更新触发；及

定序器电路，其经耦合到所述触发电路及所述DLL更新电路且经配置以：

响应于所述第一内部更新触发而激活所述DLL更新电路；且

在所述DLL更新电路的所述激活之后，响应于所述第二内部更新触发而重新激活所述DLL更新电路。

8.一种设备，其包括：

触发电路，其经配置以至少响应于延迟锁定环DLL更新触发或刷新命令变为无效而提供内部更新触发；及

DLL控制电路，其经耦合到所述触发电路且经配置以：

响应于由所述触发电路提供的所述内部更新触发而激活DLL更新电路；且

响应于所述刷新命令变为有效而去激活所述DLL更新电路。

9.根据权利要求8所述的设备，其中所述触发电路包括：

置位电路，其经配置以响应于所述刷新命令变为有效而提供置位信号；

复位电路，其经配置以响应于所述刷新命令在变为有效之后变为无效而提供复位信号；

锁存电路，其经耦合到所述置位电路及所述复位电路且经配置以基于所述置位信号及所述复位信号提供第一脉冲；及

脉冲生成器，其经耦合到所述锁存电路以接收所述第一脉冲且基于所述第一脉冲提供第二脉冲。

10.根据权利要求9所述的设备，其中所述第一脉冲包括响应于所述置位信号中的脉冲而提供的第一上升边缘及响应于所述复位信号中的脉冲而提供的第一下降边缘。

11.根据权利要求10所述的设备，其中所述第二脉冲包括响应于所述第一脉冲的所述第一下降边缘而提供的第二上升边缘及由延迟电路控制的第二下降边缘。