[发明专利]半导体装置及其形成方法

说明书

本发明公开了一种半导体装置及其形成方法，该半导体装置包括基底、多个第一图案以及多个第二图案。多个第一图案与多个第二图案设置在基底上，相互平行且交替地沿着一第一方向设置。多个第一图案与多个第二图案分别具有相对的第一端与第二端，各第一图案的第一端具有一第一突出部，各第二图案的第二端具有一第二突出部，第一突出部皆朝向第二方向延伸，第二突出部皆朝向相对于第二方向的第三方向延伸，并且第二方向以及第三方向系不同于第一方向。藉此，本发明即可利用自对准双重图案化制作工艺配合图案化掩膜层来形成布局相对密集且尺寸相对微小的特定图案，以利于后续组件制作工艺的进行。

技术领域

本发明涉及一种半导体装置及其形成方法，尤其是涉及一种半导体存储装置及其形成方法。

背景技术

在半导体制作工艺中，一些微结构的制造，需要在半导体基材/ 膜层、介电材料层或金属材料层等适当的基材或材料层中，利用光刻及蚀刻等制作工艺，形成具有精确尺寸的微小图案。为达到此目的，在传统的半导体技术中，在目标材料层之上形成掩模层(masklayer)，以便先在该掩模层中形成/定义这些微小图案，随后将该等图案转移至目标膜层。一般而言，掩模层例如是通过光刻制作工艺形成的图案化光致抗蚀剂层，和/或利用该图案化光致抗蚀剂层形成的图案化掩模层。

随着集成电路的复杂化，这些微小图案的尺寸不断地减小，结构亦不断地变化，所以用来产生特征图案的设备就必须满足制作工艺分辨率及叠对准确度(overlayaccuracy)的严格要求，单一图案化(single patterning)方法已无法满足制造微小线宽图案的分辨率需求或制作工艺需求。是以，如何改良该些微结构的现有制作工艺即为本领域现今的重要课题之一。

发明内容

本发明之一目的在于提供一种半导体存储装置及其形成方法，其系借助自对准双重图案化(self-aligned double patterning,SADP) 制作工艺形成多个侧壁子，利用图案化掩膜层进一步修整该些侧壁子后，再进行材料层的图案化制作工艺。藉此，所形成的第一图案以及第二图案的两相对侧可分别形成朝向相对方向延伸的两凸出部，以利后续组件制作工艺的进行。

为达上述目的，本发明之一实施例提供一种半导体存储装置，其包含一基底、多个第一图案以及多个第二图案。多个第一图案与多个第二图案设置在基底上，相互平行且交替地沿着一第一方向设置。该些第一图案与该些第二图案分别具有相对的第一端与第二端，各该第一图案的该第一端具有一第一突出部，各该第二图案的该第二端具有一第二突出部，该些第一突出部皆朝向一第二方向延伸，该些第二突出部皆朝向相对于该第二方向的一第三方向延伸，并且该第二方向以及该第三方向系不同于该第一方向。

为达上述目的，本发明之一实施例提供一种半导体存储装置的形成方法，其包含以下步骤。首先，提供一基底，于该基底上形成一材料层。接着，图案化该材料层，形成多个第一图案与多个第二图案，该些第一图案与该些第二图案相互平行且交替地沿着一第一方向设置，该些第一图案与该些第二图案分别具有相对的第一端与第二端，各该第一图案的该第一端具有一第一突出部，各该第二图案的该第二端具有一第二突出部，该些第一突出部皆朝向一第二方向延伸，该些第二突出部皆朝向相对于该第二方向的一第三方向延伸，并且该第二方向以及该第三方向系不同于该第一方向。

附图说明

图1至图4绘示本发明一优选实施例中半导体装置的形成方法示意图；其中

图1为本发明的半导体存储装置进行一自对准双重图案化制作工艺的俯视示意图；

图2为本发明的半导体存储装置形成一掩膜层后的俯视示意图；以及

图3为本发明的半导体存储装置进行一蚀刻制作工艺后的俯视示意图；以及

图4为本发明的半导体存储装置形成图案后的俯视示意图。

图5绘示本发明另一实施例中半导体存储装置形成图案后的俯视示意图。