[发明专利]半导体装置

说明书

提供了一种半导体装置。所述半导体装置包括位线结构、第一盖图案、第二盖图案、第一接触插塞结构、第二接触插塞结构和电容器。位线结构在单元区域和虚设区域上延伸。第一盖图案在单元区域上与位线结构相邻。第二盖图案在虚设区域上与位线结构相邻。第一接触插塞结构在单元区域上与位线结构和第一盖图案相邻，并且包括顺序地堆叠的下接触插塞和第一上接触插塞。第二接触插塞结构在虚设区域上与位线结构和第二盖图案相邻，并且包括顺序地堆叠的虚设下接触插塞和第二上接触插塞。电容器在单元区域上与第一接触插塞结构的上表面接触。

本申请要求于2019年6月21日在韩国知识产权局(KIPO)提交的第10-2019-0074000号韩国专利申请的优先权，该韩国专利申请的内容通过引用全部包含于此。

技术领域

示例实施例涉及一种半导体装置。更具体地，示例实施例涉及一种动态随机存取存储器(DRAM)装置。

背景技术

在DRAM装置中，虚设区域可以形成在形成有存储器单元的单元区域与形成有外围电路图案的外围电路区域之间。形成有晶体管的有源图案可以形成在单元区域中，然而，有源图案的一些部分可以保留在虚设区域中，并且当导电材料形成在虚设区域中的有源图案的部分上时，可能会在相邻的结构(例如，位线结构)之间产生电短路。

发明内容

示例实施例提供了一种具有改善的特性的半导体装置。

根据示例实施例，一种半导体装置包括位线结构、第一盖图案、第二盖图案、第一接触插塞结构、第二接触插塞结构和电容器。位线结构在基底的单元区域和虚设区域上沿第二方向延伸，基底包括单元区域、围绕单元区域的外围电路区域和位于单元区域与外围电路区域之间的虚设区域。第一盖图案在基底的单元区域上沿与第二方向垂直的第一方向与位线结构相邻。第二盖图案在基底的虚设区域上与位线结构相邻。第一接触插塞结构在基底的单元区域上与位线结构和第一盖图案相邻，并且包括在与基底的上表面基本上垂直的竖直方向上顺序地堆叠的下接触插塞和第一上接触插塞。第二接触插塞结构在基底的虚设区域上与位线结构和第二盖图案相邻，并且包括在竖直方向上顺序地堆叠的虚设下接触插塞和第二上接触插塞。电容器在基底的单元区域上与第一接触插塞结构的上表面接触。

根据可以包括上面列出的实施例的示例实施例，一种半导体装置包括栅极结构、位线结构、第一接触插塞结构、第二接触插塞结构和电容器。栅极结构在基底的单元区域处沿第一方向延伸，基底包括单元区域和围绕单元区域的虚设区域，第一方向与基底的上表面平行。位线结构在基底的单元区域和虚设区域上沿第二方向延伸，第二方向与基底的上表面平行并且与第一方向交叉。第一接触插塞结构在基底的单元区域上沿第一方向与位线结构相邻，并且包括在与基底的上表面基本上垂直的竖直方向上堆叠的下接触插塞和第一上接触插塞。第二接触插塞结构在基底的虚设区域上与第二盖图案相邻并且在第一方向上与位线结构相邻，并且可以包括在竖直方向上顺序地堆叠的虚设下接触插塞和第二上接触插塞。电容器在基底的单元区域上与第一接触插塞结构的上表面接触。虚设下接触插塞在基底的虚设区域上沿第一方向与位线结构的在第二方向上的端部相邻。

根据可以包括上面列出的实施例中的一个或更多个的示例实施例，一种半导体装置包括位线结构、第一接触插塞结构、第二接触插塞结构和电容器。位线结构在基底的单元区域和虚设区域上延伸，基底包括单元区域和围绕单元区域的虚设区域，有源图案通过基底上的隔离图案限定在基底的上部处。第一接触插塞结构在基底的单元区域上与位线结构相邻，并且包括在与基底的上表面垂直的竖直方向上顺序地堆叠的下接触插塞和第一上接触插塞。第二接触插塞结构在基底的虚设区域上与位线结构相邻，并且包括在竖直方向上顺序地堆叠的虚设下接触插塞和第二上接触插塞。电容器在基底的单元区域上与第一接触插塞结构的上表面接触。虚设下接触插塞形成在隔离图案上并且包括掺杂的多晶硅。半导体装置还包括位于虚设下接触插塞与隔离图案之间的包括氮化物的蚀刻停止层。