[发明专利]一种两相耦合电感单元和多相耦合电感

说明书

本发明涉及耦合电感领域，尤其涉及并公开了一种两相耦合电感单元和多相耦合电感。包括两个线圈、磁芯、磁芯衬体、衬底，所述的两个线圈和磁芯衬体均垂直放置于衬底之上，磁芯衬体以环状围绕两个线圈，在磁芯衬体上刻蚀有沟槽，磁芯设置于沟槽内，磁芯、第一线圈及第二线圈相互之间绝缘，通过两个线圈的电流方向相反。本发明还公开了一种多相耦合电感，由X=n×m个两相耦合电感单元组成，n表示相数，m为自然数，2m个线圈串联成一相，该相中每个线圈属于不同的两相耦合电感单元，通过相邻线圈的电流方向相反。本发明的一种两相耦合电感单元和多相耦合电感，在体积小型化的同时具有高电感密度、大电流密度、利于集成和叠装的优点。

技术领域

本发明涉及耦合电感领域，尤其涉及一种两相耦合电感单元和多相耦合电感。

背景技术

便携式高性能电子设备在现在的日常生活中随处可见，这些便携式电子设备正朝着微型化、集成化方向发展。在电子设备内部，电源管理模块是必不可少的。而电源管理模块主要由电源管理芯片以及无源器件组成。随着集成电路技术的快速发展，电源管理芯片的尺寸越来越小，而无源器件还占据了电源管理模块较大的体积，因此通过微纳加工工艺把无源器件集成在硅等材料衬底上，实现无源器件的集成化、微型化十分有必要。

传统的平面带状集成薄膜电感作为一种无源器件，具有工艺相对简单的优点，但其缺陷也比较明显，首先是其采用微纳工艺逐层沉积方式制作，线圈厚度受到结构和工艺限制，因而直流电阻相对较大，导通损耗较高，不利于电源的效率；其次，传统的平面带状薄膜电感的磁芯也采用微纳工艺逐层沉积方式制作，实现叠层磁芯不仅难度很大，而且磁芯上下连接结构不理想，会产生较大的局部涡流损耗；同时，传统平面集成电感的连接点与线圈层在同一金属层，因此占据了较大的芯片面积，不利于电感密度和电流密度的提高。

发明内容

针对现有技术存在的缺陷，本发明提供了一种可以通过微纳工艺实现集成电感以有效地提高电感密度和电流密度的同时，可以实现较小的直流电阻，减小导通损耗，还可以方便地实现理想的叠层磁芯；同时灵活的上下连接点的排布和连接方式，利于实现多相耦合集成电感，也便于与电源控制芯片的单片集成和叠装。

为实现上述发明目的，本发明采用如下的技术方案：

一种两相耦合电感单元，包括第一线圈、第二线圈、磁芯、磁芯衬体、衬底，所述的第一线圈、第二线圈和磁芯衬体均垂直放置于衬底之上，磁芯衬体以环状围绕第一线圈和第二线圈，在磁芯衬体上刻蚀有沟槽，磁芯设置于沟槽内，磁芯、第一线圈）及第二线圈相互之间绝缘，通过第一线圈和第二线圈的电流方向相反，即如果通过第一线圈的电流方向为自上往下，通过第二线圈的电流方向则为自下往上。线圈和磁芯垂直的结构，相对于传统的平面立体结构，具有高电感密度，高电流密度的优点；耦合电感线圈垂直于衬底，相对于传统的平面线圈，线圈的截面积较大，电感阻值较小；如果通过铜连线将多个两相耦合电感单元连接，可得到多相耦合电感；并且在制作垂直电感线圈上下连接点时可以同时在同一金属层利用相同工艺制作互联线，实现多个两相耦合电感单元的串联，提高每相的电感总值，或者实现多相并联，提高电源负载能力。

作为优选，电感线圈采用通孔工艺制作而成，两个电感线圈的横截面为近似矩形以减少直流电阻值，即矩形的四个角为圆角，以减少应力，且电感线圈形状为柱状。磁芯衬底和电感衬底同为一种材料，磁芯衬体上刻蚀的沟槽与线圈通孔采用相同通孔工艺同步形成，在相同工艺下，刻蚀速度与刻蚀的图形横截面积成正比，因此磁芯衬体沟槽因为横截面积较小，刻蚀速度较慢，所以，磁芯衬体的沟槽深度略低于与线圈通孔高度。

作为优选，所述磁芯充满沟槽内部，采用该方法制作磁芯，工艺简单，成本较低。

作为优选，所述磁芯由软磁薄膜材料做成，通过微纳加工工艺沉积，覆盖于沟槽两侧内壁，采用该方法制作磁芯，在不增加单层磁芯厚度的前提下，极大增加了沉积磁芯的表面积和磁性材料体积，实现较少涡流损耗并增加电感密度。