[发明专利]阳离子氟聚合物复合抛光垫

说明书

本发明提供了一种聚合物‑聚合物复合抛光垫，可用于抛光或平坦化半导体、光学和磁性基底中至少一个的基底。聚合物‑聚合物复合抛光垫包括具有抛光表面的抛光层以及形成抛光层的聚合物基质。所述聚合物基质是亲水性的，如在蒸馏水中浸泡5分钟后用pH为7的蒸馏水在10μm rms的表面粗糙度下测量的。具有含氮端基的阳离子氟聚合物颗粒嵌入所述聚合物基质中。当用含有阴离子胶态二氧化硅的浆料抛光时，所述阳离子氟聚合物颗粒可以提高图案化晶片上的基底的抛光去除速率。

背景技术

化学机械平坦化（CMP）是抛光工艺的一种变体，其广泛用于平面化或平坦化集成电路的构造层，以精确地构建多层三维电路。待抛光的层典型地是已置于在下面的基底上的薄膜（小于10,000埃）。CMP的目的是去除晶片表面上的多余材料，以产生厚度均匀的极其平的层，所述均匀性遍及整个晶片。控制去除速率和去除均匀性是至关重要的。

CMP使用一种液体（通常称为浆料），所述液体包含纳米尺寸的颗粒。将其进料到安装在旋转压板上的旋转多层聚合物片或垫的表面上。晶片被安装到具有单独的旋转装置的单独的夹具或托架中，并在受控的负载下压在垫的表面上。这导致晶片与抛光垫之间的高相对运动速率（即，在基底与抛光垫表面处都具有高剪切速率）。捕获在垫/晶片接合处的浆料颗粒会研磨晶片表面，从而导致去除。为了控制速率，防止水滑并有效地将浆料输送到晶片下方，将各种类型的纹理结合到抛光垫的上表面中。通过用细小的金刚石阵列研磨垫来产生精细的纹理。这样做是为了控制和提高去除速率，并且通常称为修整。还结合了各种图案和尺寸的较大比例的凹槽（例如，XY、圆形、径向）用于浆料输送调节。

广泛观察到CMP期间的去除速率遵循普雷斯顿方程，速率 = Kp*P*V，其中P是压力，V是速度，并且Kp是所谓的普雷斯顿系数。普雷斯顿系数是作为所使用的消耗品组的特征的总和常数。导致Kp的几个最重要的影响如下：

（a）垫接触面积（主要来自垫的纹理和表面机械特性）；

（b）可用于工作的接触区域表面上的浆料颗粒浓度；和

（c）表面颗粒与待抛光层的表面之间的反应速率。

影响（a）很大程度上取决于垫的特性和修整过程。影响（b）由垫和浆料决定，而影响（c）在很大程度上由浆料特性决定。

高容量多层存储设备（例如3D NAND闪存）的出现导致需要进一步提高去除速率。3D NAND制造过程的关键部分包括以金字塔形楼梯的方式交替地堆积SiO2和Si3N4膜的多层堆叠体。一旦完成，将所述堆叠体以厚SiO2覆盖层覆盖，其必须在完成器件结构之前进行平坦化。这种厚膜通常称为前金属电介质（PMD）。器件容量与分层堆叠体中的层数成正比。当前的商用器件使用32层和64层，并且行业正在迅速发展到128层。在堆叠体中每个氧化物/氮化物对的厚度为约125 nm。因此，堆叠体的厚度随层数而直接增加（32 = 4,000 nm，64 = 8,000 nm，128 = 16,000 nm）。对于PMD步骤，假设PMD共形沉积，待去除的覆盖电介质的总量大约等于堆叠体厚度的约1.5倍。

常规电介质CMP浆料的去除速率为约250 nm/min。这对于PMD步骤会产生不希望的漫长的CMP处理时间，这现在是3D NAND制造过程中的主要瓶颈。因此，在开发更快的CMP工艺方面已有许多工作。大多数改进都集中在工艺条件（较高的P和V），改变垫修整工艺以及改进浆料设计，特别是基于二氧化铈的浆料。如果可以开发一种可以与现有工艺和二氧化铈浆料配对的改进的垫，以实现更高的去除速率而又不带来任何负面影响，那么它将构成CMP技术的重大改进。

Hattori等人（Proc. ISET07, p. 953-4 (2007)）公开了用于各种镧系元素颗粒分散体（包括二氧化铈）的ζ电位对pH的对比图。零电荷的pH（通常称为等电点pH）测量为约6.6。低于此pH值，则所述颗粒具有正电势；高于此pH值，则所述颗粒具有负电势。对于无机颗粒，例如二氧化硅和二氧化铈，等电点pH和在等电点pH上下的pH值的表面电荷由表面羟基的酸/碱平衡确定。