[发明专利]一种高介电常数栅介质材料及其制备方法

说明书

本发明属于半导体器件制备技术领域，具体涉及一种高介电常数栅介质材料及其制备方法。该高介电常数栅介质材料，自下至上，包括依次叠加的AlN层、AlO_xN_y层和Al₂O₃层；该栅介质层具有较高的界面质量、界面态密度和高可靠性，同时该栅介质层的均匀性较好，漏电流的问题较少。

技术领域

本发明属于半导体器件制备技术领域，具体涉及一种高介电常数栅介质材 料及其制备方法。

背景技术

作为第三代宽禁带半导体材料的典范，SiC半导体材料具有较宽4H～SiC的 理论值为3.2eV)、较高的击穿电场强度(2.2MV/cm)、较高的高饱和电子迁移 速率(2.0×10⁷cm/s)、较高的高热导率(5.0W/cm K)、极好的物理化学稳定性 等特性，适合于作为大功率、高电压、高工作温度、高工作频率功率半导体器 件的制造材料。

与其它化合物半导体材料相比，SiC可以像硅那样自然氧化形成致密的高 质量的SiO₂，一方面让SiC工艺与常规CMOS工艺具有更高的工艺兼容性和成 熟性，另一方面也为SiC基MOS型器件提供相应的栅介质生长工艺，使得SiC 功率MOS器件制造具有更成熟的制造工艺。

目前来说，高温热氧化工艺为SiC基MOSFET器件提供了重要的技术支撑， 成为其栅介质工艺的主流工艺。虽然高温热氧化工艺在SiC基MOSFET器件工 艺中取得成功的应用，但是，相对于Si的氧化工艺，其也存在着一些重要问题， 比如，(1)由于SiC的高度化学稳定性(3.2g·cm^-3高原子密度和短化 学键长)，使得其热氧化温度(1200～1400℃)要远比Si的高，由此带来了工 艺引入型缺陷，包括深能级陷阱和表面质量劣化等问题；(2)相比较Si的热氧 化，SiC由于其中C的存在，使得热氧化机理远比Si的复杂，也因此产生比Si 要高至少2个数量级以上的界面态缺陷，在SiC被氧化生成SiO₂氧化过程中， 氧化反应产生的会出现的碳残余以悬挂键和碳团簇的形式存在，是造成SiC/ SiO₂的界面处存在较高密度的界面态的主要原因之一；(3)作为密排六方体晶 型的4H-SiC存在很强的各向异性，使得其在不同晶向上的氧化速率和氧化质量 都不一样，这在对于像具有沟槽栅结构的VMOS、UMOS等结构的SiC器件产 生不利影响，需要较厚氧化层的沟槽栅底部的氧化速率较低，而侧壁沟道部位 需要较薄的栅介质层却有着较高的氧化速率，而且不同面的氧化速率还不一致；(4)由于SiC所具有的高临界击穿电场强度(2.2～2.5MV cm-1)，约为Si的临 界击穿电场强度的10倍，而热氧化得到的SiO₂的介电常数K_O只有3.9，比SiC 的介电常数(K_O＝9.7)低2.5倍，使得在SiC/SiO₂界面电场强度分布上因为在 SiO₂侧会出现较高电场强度而限制了SiC高击穿电场强度优势的发挥。

因此，针对上述问题，SiC基MOS器件栅介质在材料和工艺方法上，都存 在改进的需要和空间。而在解决优化界面处电场分布，充分发挥SiC的高本征 临界电场强度的优势方面，高介电常数(HK)材料具有天然的优势。目前，通 过包括原子层淀积(ALD)工艺在内的化学气相沉积(CVD)工艺是淀积各种 HK介质材料的典型工艺技术。

HK介质材料诸如HfO₂等已经成功用于90nm制程及更先进的Si基CMOS 标准工艺中。但对于宽禁带半导体材料如SiC(禁带宽度3.2eV)，则需要HK 介质材料同时具备足够宽的禁带宽度、击穿场强和足够高介电常数。然而，研 究显示，材料的禁带宽度与介电常数通常成倒数关系，因此需要在这些参数上 取得折中。