[发明专利]一种基于FPGA电路的扫频时间检测方法

权利要求书

1.一种基于FPGA电路的扫频时间检测方法，其特征在于，包括以下步骤：

步骤1，通过FPGA电路检测信号的瞬时频率；

步骤2，判断步骤1中的信号的瞬时频率是否满足起始计时频率，如果满足则进入步骤3，如果不满足则跳转到步骤1；

步骤3，开始计时并继续检测信号的瞬时频率；

步骤4，判断步骤3中的信号的瞬时频率是否满足结束频率，如果满足则进入步骤5，如果不满足则跳转到步骤3；

步骤5，结束计时并向上位机输出结果；

所述检测信号为方波信号，所述方波信号包括连续方波信号与频率随时间变化的方波信号，所述连续方波信号的周期通过扫频时间检测算法计算得到：

f为连续的方波信号集合，表示为：

f＝{f(x₁)，f(x₂)，...，f(x_m)}

其中，f(x_k)为单个方波信号，表示为：

式中，A表示方波信号的幅值，T(x_k)为方波信号f(x_k)的周期，而k＝1，2，3，…，m；因此，连续方波信号周期的集合T表示为：

T＝{T(x₁)，T(x₂)，...，T(x_m)}

所述连续方波信号的瞬时频率通过周期T间接计算得到；

所述频率随时间变化的方波信号通过加窗函数的方法对信号进行截取，然后计算截取得到的若干个连续方波信号的周期，再将周期转换成瞬时频率，然后通过不断的移动窗函数的位置就可以对整个频率随时间变化的方波信号进行瞬时频率的计算，对连续方波信号的周期的集合T进行加窗函数运算可得到处理后的信号周期的集合T_c，表示为：

T_c＝{T_c(x₁)，T_c(x₂)，...，T_c(x_m-n+1)}

式中，

其中，i＝1，2，3，...，m-n+1，而W＝[W₁，W₂，...，W_m]，设置W₁＝W₂＝，...，＝W_m＝1。

2.根据权利要求1所述的一种基于FPGA电路的扫频时间检测方法，其特征在于，所述检测信号的频率由高到低变化。

3.根据权利要求1所述的一种基于FPGA电路的扫频时间检测方法，其特征在于，所述FPGA电路包括PLL时钟产生模块、瞬时频率及时间间隔检测模块、十六进制转十进制模块以及串口发送模块。

4.根据权利要求3所述的一种基于FPGA电路的扫频时间检测方法，其特征在于，所述PLL时钟产生模块提供5MHz、50MHz和100MHz工作时钟。

5.根据权利要求4所述的一种基于FPGA电路的扫频时间检测方法，其特征在于，所述瞬时频率及时间间隔检测模块采用100MHz工作时钟对被测方波信号进行实时频率检测。