[发明专利]一种半导体器件及其制造方法、电子设备

说明书

本发明公开一种半导体器件及其制造方法、电子设备，涉及半导体制造技术领域，以控制栅电极的阻值，抑制漏电流的产生，提高半导体器件的刷新性能。该半导体器件包括衬底以及嵌入在衬底中的栅堆叠，栅堆叠的栅电极包括上栅极、下栅极和外围栅极。上栅极为∩形结构，外围栅极为U形结构，上栅极覆盖下栅极的顶面和侧面的上部，外围栅极覆盖下栅极的底面和侧面的下部。上栅极的底面与外围栅极的顶面相接。本发明还提供一种制造上述半导体器件的制造方法。本发明提供的半导体器件应用在电子设备中。

技术领域

本发明涉及半导体技术领域，特别是涉及一种半导体器件及其制造方法、电子设备。

背景技术

埋沟式半导体器件(BCAT)是一种将栅堆叠(字线)埋设在衬底中的半导体器件。这种半导体器件具有比较高的集成度，在集成电路有着广泛的应用。

在埋沟式半导体器件的制造过程中，需要自衬底表面向下开设沟槽，在沟槽内形成栅堆叠。由于埋沟式半导体器件的集成度较高，使得栅堆叠与接触节点之间的距离较短，这将会产生漏电流的问题，从而影响半导体器件的刷新特性。

发明内容

本发明的目的在于提供一种半导体器件及其制造方法、电子设备，由下栅极、∩形结构的上栅极和U形结构的外围栅极形成栅电极，通过改变栅电极的阻值抑制漏电流产生，以提高半导体器件的刷新性能。

为了实现上述目的，本发明提供一种半导体器件，该半导体器件包括衬底以及嵌入在衬底中的栅堆叠，栅堆叠的栅电极包括上栅极、下栅极和外围栅极；上栅极为∩形结构，外围栅极为U形结构，上栅极覆盖下栅极的顶面和侧面的上部，外围栅极覆盖下栅极的底面和侧面的下部；上栅极的底面与外围栅极的顶面相接。

与现有技术相比，本发明提供的半导体器件所具有的栅电极由下栅极、∩形结构的上栅极和U形结构的外围栅极形成，通过在下栅极上形成∩形结构的上栅极，可以调整栅电极的阻值。也就是说，具有该阻值的栅电极，不仅可以满足导电性，而且还具有较强的栅控能力，以有效地抑制漏电流的产生，提高半导体器件的刷新性能。

而且，在下栅极上形成∩形结构的上栅极时，需要回刻外围栅极，在实际应用中，可以增大外围栅极到形成在栅堆叠一侧的衬底中的接触节点的距离，此时，也可以抑制漏电流的产生，提高半导体器件的刷新性能。

再者，在下栅极上形成∩形结构的上栅极时，仅需要回刻外围栅极，而不需要回刻下栅极，也就是说，下栅极的高度不会变小，相应的，下栅极的阻值也不会变小，此时也可以抑制漏电流的产生，以提高半导体器件的刷新性能。

本发明还提供一种半导体器件的制造方法，包括：

提供一衬底；

在衬底中以嵌入的方式形成栅堆叠，栅堆叠的栅电极包括上栅极、下栅极和外围栅极；上栅极为∩形结构，外围栅极为U形结构，上栅极覆盖下栅极的顶面和侧面的上部，外围栅极覆盖下栅极的底面和侧面的下部；上栅极的底面与外围栅极的顶面相接。

与现有技术相比，本发明提供的半导体器件的制造方法的有益效果与上述技术方案的半导体器件的有益效果相同，在此不做赘述。

本发明还提供一种电子设备，包括本发明提供的半导体器件。

与现有技术相比，本发明提供的电子设备的有益效果与上述技术方案的半导体器件的有益效果相同，在此不做赘述。

附图说明

此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1是现有技术中半导体器件的结构示意图；

图2是现有技术中另一种半导体器件的结构示意图；

图3是本发明实施例提供的一种半导体器件的结构示意图；