[发明专利]半导体装置

说明书

本发明实施例提供一种半导体装置。此半导体装置包括第一环绕式栅极晶体管及第二环绕式栅极晶体管。第一环绕式栅极晶体管包括第一多个通道构件，第二环绕式栅极晶体管包括第二多个通道构件。上述第一多个通道构件具有第一节距(P1)，且上述第二多个通道构件具有小于上述第一节距(P1)的第二节距(P2)。

技术领域

本发明实施例涉及一种半导体装置，尤其涉及一种具有环绕式栅极结构的半导体装置及其制造方法。

背景技术

半导体集成电路工业已经历快速成长。集成电路的材料和设计方面的技术进步已经产生了数代的集成电路，其中每一代都比上一代具有更小且更复杂的电路。在集成电路的发展过程中，随着几何尺寸(也就是说，利用工艺所制造的最小装置尺寸或线宽)的降低，功能密度(functional density，也就是说，每一芯片面积中内连接的装置数量)已普遍增加。尺寸缩减的工艺具有提升生产效率及降低相关成本的优点。然而，随着如此的尺寸缩减，加工与制造集成电路的复杂性也随之增加。

举例而言，随着集成电路技术朝着更小的技术节点发展，已经导入多栅极(multi-gate)装置，以通过增加栅极-通道耦合(gate-channel coupling)、降低截止状态电流(OFF-state current)及降低短通道效应(short-channel effects,

SCEs)，以改善栅极控制。多栅极装置通常是指以下的装置：具有栅极结构或其一部分设置在通道区域的多于一侧上。鳍式场效晶体管(Fin-like FETs,FinFETs)及环绕式栅极(gate-all-around,GAA)晶体管(这两者也被称为非平面式晶体管)是多栅极装置的示范例，在高效能和低漏电流的应用中，这些装置已成为普遍且有潜力的候选方案。鳍式场效晶体管具有升高的通道，且此通道的多于一侧受到栅极所包覆(例如，栅极包覆从基板延伸的半导体材料的“鳍”的顶部及侧壁)。与平面式晶体管相比，如此的配置方式提供了更佳的通道控制，并且大幅降低了短通道效应(特别是，通过降低次临界漏电流(sub-thresholdleakage)(也就是说，处于“截止”状态的鳍式场效晶体管的源极与漏极之间的耦合)。环绕式栅极晶体管具有部分地或完全地围绕通道区域而延伸的栅极结构，而可从两侧或更多侧提供对通道区域的存取。环绕式栅极晶体管的通道区域可以由纳米线(nanowire)、纳米片(nanosheet)、其他纳米结构及/或其他合适的结构形成。在一些实施例中，如此的通道区域包含垂直堆叠的多个纳米线(其水平延伸，而提供水平配向的沟道)。如此的环绕式栅极晶体管可被称为垂直堆叠的水平环绕式栅极(vertically-stacked

horizontal GAA,VGAA)晶体管。

集成电路装置包括具有不同功能的晶体管，例如，输入/输出功能及核心功能。这些不同的功能要求晶体管具有不同的结构。同时，具有相似的工艺窗口以制造这些不同的晶体管是有利的。虽然现有的环绕式栅极晶体管及工艺已普遍能够符合其预期目的，然而其仍无法完全满足所有方面的需求。

发明内容

本发明实施例的目的在于提供一种半导体装置，以解决上述至少一个问题。

本发明的一实施例公开一种半导体装置，包括：包括第一多个通道构件的第一环绕式栅极晶体管及包括第二多个通道构件的第二环绕式栅极晶体管。上述第一多个通道构件具有第一节距(P1)，且上述第二多个通道构件具有小于上述第一节距(P1)的第二节距(P2)。

本发明的一实施例公开一种半导体装置，包括：输入/输出(I/O)区域，上述输入/输出区域包括具有第一多个通道构件的第一环绕式栅极晶体管；以及核心区域，上述核心区域包括具有第二多个通道构件的第二环绕式栅极晶体管。上述第一多个通道构件具有第一节距(P1)，且上述第二多个通道构件具有小于上述第一节距(P1)的第二节距(P2)。