[发明专利]图像处理方法、目标检测装置、机器视觉设备和存储介质

说明书

本申请提出一种图像处理方法、目标检测装置、机器视觉设备和存储介质，其中，该图像处理方法包括：对待检测的图像进行预处理获得输入特征图，并提取所述输入特征图的第一深度并行度和纵向并行度；依据所述第一深度并行度和所述纵向并行度对所述输入特征图进行向量化处理，获得N个输入向量数据，其中，N为大于或等于1的整数；使用所述N个输入向量数据与卷积核同时进行卷积运算，获得输出特征图。保证在低能耗的情况下，加快卷积运算的速度，提升对输入特征图的处理速度。输出特征图中的目标物体的精度优于输入特征图中的目标物体的精度，使得能够提升目标物体的精度，以使输入特征图中的目标物体的类别更准确，方便在机器视觉领域中的应用。

技术领域

本申请涉及计算机技术领域，具体涉及一种图像处理方法、目标检测装置、机器视觉设备和存储介质。

背景技术

当前，基于现场可编程逻辑门阵列(Field Programmable Gate Array，FPGA)的深度卷积神经网络加速器架构大致可分为3种：基于运算模块的加速器架构、基于网络映射的加速器架构和基于脉冲阵列的加速器架构。

其中，基于运算模块的加速器架构的关注点在卷积神经网络(ConvolutionalNeural Networks,CNN)的基本运算单元(如卷积、池化、全连接等)上，通过一定的设计得到若干个通用的计算模块，这些计算模块可以进行灵活的组合，以实现不同深浅、不同结构网络的正向推断过程。基于网络映射的加速器架构需要将层间计算结果缓存到芯片外部，使得带宽压力增加，若尝试按照网络结构将所有层映射到FPGA电路中，则运算时只需要从芯片外部加载输入数据以及将网络最终计算结果回存到芯片外部，可避免中间结果的缓存，实现CNN层内和层间流水结构，因此具有很高的效率，但当网络层数较深时，会受到硬件资源的限制。基于脉冲阵列的加速器架构能实现较高的时钟频率和较少的逻辑资源消耗，但在对CNN模型进行部署时，脉冲阵列处理单元(Processing Elements，PE)的配置较为复杂，不易实现。并且单纯的硬件设计受带宽、资源的限制，导致性能提升有限。以上三种架构多是采用寄存器转换级电路(Register Transfer Level，RTL)开发方式设计实现，移植性和扩展性相对较差。

发明内容

本申请提供用于图像处理方法、目标检测装置、机器视觉设备和存储介质，用于解决卷积神经网络的移植性和扩展性较差的问题。

第一方面，本申请实施例提供一种图像处理方法，包括：对待检测的图像进行预处理获得输入特征图，并提取输入特征图的第一深度并行度和纵向并行度；依据第一深度并行度和纵向并行度对输入特征图进行向量化处理，获得N个输入向量数据，其中，N为大于或等于1的整数；使用N个输入向量数据与卷积核同时进行卷积运算，获得输出特征图。

本申请实施例提供的图像处理方法，通过输入特征图的第一深度并行度和纵向并行度对输入特征图进行向量化处理，获得N个输入向量数据，然后使用N个输入向量数据与卷积核同时进行卷积运算，获得输出特征图，使得一个卷积内核能够同时与N个输入向量数据进行卷积运算，保证在低能耗的情况下，加快卷积运算的速度，提升对输入特征图的处理速度。同时，输出特征图中的目标物体的精度优于输入特征图中的目标物体的精度，使得能够提升目标物体的精度，以使输入特征图中的目标物体的类别更准确，方便在机器视觉领域中的应用。

第二方面，本申请实施例提供一种目标检测装置，包括：预处理模块，用于对待检测的图像进行预处理获得输入特征图，并提取输入特征图的第一深度并行度和纵向并行度；向量化处理模块，用于依据第一深度并行度和纵向并行度对输入特征图进行向量化处理，获得N个输入向量数据，其中，N为大于或等于1的整数；卷积运算模块，用于使用N个输入向量数据与卷积核同时进行卷积运算，获得输出特征图。