[发明专利]液晶显示芯片在审
申请号: | 202010539545.5 | 申请日: | 2020-06-15 |
公开(公告)号: | CN111554248A | 公开(公告)日: | 2020-08-18 |
发明(设计)人: | 龚金盛;许至庆;舒伟;林境威 | 申请(专利权)人: | 深圳市昱森微电子有限公司 |
主分类号: | G09G3/36 | 分类号: | G09G3/36;H04N9/64;H04N9/68;H04N9/73;H04N7/015;H04N5/268 |
代理公司: | 暂无信息 | 代理人: | 暂无信息 |
地址: | 518000 广东省深圳市南山*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 液晶显示 芯片 | ||
1.一种液晶显示芯片,包括视频缩放电路(26),与视频缩放电路(26)电连接的图像处理电路(27),与图像处理电路(27)电连接的TVOUT电路(29),与TVOUT电路(29)电连接的数据对应表电路(28);其特征在于:包括第一USB接口(1)、CPU总线(2)、RAW/JPEG格式译码器(11)、SRAM(12)、DMA(13)、CPU(14)、计时器(17)和DDR2存储器接口(10);
所述第一USB接口(1)、RAW/JPEG格式译码器(11)、SRAM(12)、DMA(13)、CPU(14)、计时器(17)和DDR2存储器接口(10)分别与CPU总线(2)电连接;
所述第一USB接口(1)用于接收数字信号USB 输入视频信号,并通过DMA(13)将相关数据暂存于与DDR2存储器接口(10)相连接的DDR2存储器中,RAW/JPEG格式译码器(11)会依视频缩放电路(26)每一帧所需要的时脉,再通过DMA(13)将相关数据从DDR2存储器中取出后解码成正确的影像格式,暂存于Frame缓存区并通过DMA(13)将数据存到DDR2存储器中,再通过DMA(13)将己解码的数据输入给视频缩放电路(26)进行处理;
或所述第一USB接口(1)用于接收数字信号USB 输入视频信号,并通过DMA(13)将相关数据暂存于与DDR2存储器接口(10)相连接的DDR2存储器中,RAW/JPEG格式译码器(11)会依视频缩放电路(26)每一帧所需要的时脉,再通过DMA(13)将相关数据从DDR2存储器中取出后解码成正确的影像格式,并输入给视频缩放电路(26)进行处理。
2.根据权利要求1所述的液晶显示芯片,其特征在于:还包括TMDS RX PHY接口(23)、HDMI音频锁相环(22)和HDMI数字逻辑电路(24),所述TMDS RX PHY接口(23)、HDMI音频锁相环(22)分别与HDMI数字逻辑电路(24)电连接,所述HDMI数字逻辑电路(24)与输入视频信号切换接口(25)电连接;
所述TMDS RX PHY接口(23)用于接收数字信号 HDMI 输入视频信号,并由HDMI数字逻辑电路(24)整理后输送给输入视频信号切换接口(25)。
3.根据权利要求1或2所述的液晶显示芯片,其特征在于:还包括ADC_B(21)、ADC_G(20)、ADC_R(19)、SOG复合同步分离器(18)和模拟前端数字逻辑电路(30),所述DC_B、ADC_G(20)、ADC_R(19)、SOG复合同步分离器(18)分别与模拟前端数字逻辑电路(30)电连接;所述模拟前端数字逻辑电路(30)与输入视频信号切换接口(25)电连接;
所述ADC_R(19)、 ADC_G(20)和 ADC_B(21)用于接收VGA信号或 Ypbpr信号,并经由模拟前端数字逻辑电路(30)整理后输送给输入视频信号切换接口(25)。
4.根据权利要求3所述的液晶显示芯片,其特征在于:所述视频缩放电路(26)包括图像降噪模块,与图像降噪模块电连接的水平缩放模块,与水平缩放模块电连接的交错解除模块,以及与交错解除模块电连接的垂直视频缩放模块;
所述输入视频信号切换接口(25)输出数据给图像降噪模块,由图像降噪模块针对特性点进行噪点去除后发送给水平缩放模块,由水平缩放模块进行水平视频缩放 ,如果是Ypbpr 信号,再通过交错解除电路解决交错视频显示问题后,再通过垂直视频缩放模块进行垂直视频缩放处理并发送给图像处理电路(27)。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于深圳市昱森微电子有限公司,未经深圳市昱森微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202010539545.5/1.html,转载请声明来源钻瓜专利网。