[发明专利]一种带异步置位复位的快速输出的D触发器结构

权利要求书

1.一种带异步置位复位的快速输出的D触发器结构，其特征在于：包括跟随锁存电路、传输锁存电路和前馈加速电路；

跟随锁存电路包括顺序耦合连接的第一传输门、第六传输门和第一非门，第一非门的两端串联有第一馈线，第一馈线上顺序耦合连接第四传输门、第二导通节点、第二非门和第一PMOS管，第二导通节点与第三PMOS管的漏极和第一NMOS管的漏极耦合连接，第一PMOS管的源极和漏极接入第一馈线中；

传输锁存电路包括顺序耦合连接的第七传输门、第二传输门和第三非门，第三非门的两端并联有第二馈线，第二馈线上顺序耦合连接第三传输门、第一导通节点、第四非门和第二PMOS管，第一导通节点与第四PMOS管的漏极和第二NMOS管的漏极耦合连接，第二PMOS管的源极和漏极接入第二馈线中；

前馈加速电路包括顺序耦合连接的第五非门、第三导通节点和第五传输门，第三导通节点与第五PMOS管的漏极和第三NMOS管的漏极连接；

跟随锁存电路的输入端为第一传输门的输入端，输出端为第一非门的输出端；

传输锁存电路的输入端为第七传输门的输入端，输出端为第三非门的输出段；

前馈加速电路的输入端为第五非门的输入端，输出端为第五传输门的输出端；

跟随锁存电路的输出端与传输锁存电路的输入端连接，前馈加速电路的输入端与传输锁存电路的输入端连接，前馈加速电路的输出端与传输锁存电路的输出端连接；

第一传输门的反向控制端、第二传输门的正向控制端、第五传输门的正向控制端和第二PMOS管的栅极接入第一时钟信号；第四传输门的正向控制端、第三PMOS管的栅极、第二NMOS管的栅极和第三NMOS管的栅极接入正向复位信号；第四传输门的反向控制端、第一NMOS管的栅极和第二PMOS管的栅极接入反向置位信号；第五PMOS管的栅极接入正向置位信号；第六传输门的反向控制端、第七传输门的反向控制端和第三传输门的反向控制端接入正向使能信号；第六传输门的正向控制端、第七传输门的正向控制端和第三传输门的正向控制端接入反向使能信号；

所述第一传输门的正向控制端、第一PMOS管的栅极、第二传输门的反向控制端和第五传输门的反向控制端接入第二时钟信号。

2.根据权利要求 1 所述的一种带异步置位复位的快速输出的D触发器结构，其特征在于：还包括第七非门、第八非门、第九非门和第一与非门，第七非门的输入端接入反向复位信号并输出所述正向复位信号，第八非门的输入端接入所述反向置位信号并输出所述正向置位信号，第九非门的输入端接入所述正向使能信号并输出所述反向使能信号，第一与非门的两个输入端接入所述正向置位信号和正向复位信号并输出所述正向使能信号。