[发明专利]半导体器件及操作半导体器件的方法

说明书

提供了半导体器件及操作半导体器件的方法。所述半导体器件包括源极层、多个沟道结构、多个栅电极和公共源极线。所述多个栅电极中的至少一个栅电极提供GIDL线。在擦除操作期间，施加到所述公共源极线的擦除电压达到目标电压，并且在所述擦除电压达到所述目标电压之后，将阶跃增量电压增加到所述擦除电压，使得所述擦除电压的电压电平高于所述目标电压的电压电平。在所需时间段内已经增加了所述阶跃增量电压之后，在所述擦除操作的剩余操作中，所述擦除电压的电压电平减小到所述目标电压的电压电平。

相关申请的交叉引用

该专利申请要求于2019年9月3日在韩国知识产权局提交的韩国专利申请No.10-2019-0108759的优先权的权益，其公开内容通过引用整体并入本文。

技术领域

各种示例实施例涉及半导体器件、包括半导体器件的系统和/或操作半导体器件的方法。

背景技术

随着对小尺寸且高容量的存储器件的需求的增加，已经对具有垂直堆叠的存储单元的存储器件进行了积极研究。近来，在存储器件的制造工艺中已经省略了选择性外延生长(SEG)工艺，以提高存储器件的集成密度并降低存储器件的制造成本。因此，已经研究了各种方法来增加栅极感应漏极泄漏(GIDL)擦除的效率。

发明内容

各种示例实施例提供了一种半导体器件，所述半导体器件能够增加栅极感应漏极泄漏(GIDL)电流的产生效率，而不会引起GIDL线与垂直沟道层之间的绝缘材料的劣化。

根据至少一个示例实施例，一种半导体器件可以包括：位于衬底上的源极层；位于所述衬底上多个沟道结构，所述多个沟道结构均包括垂直绝缘层和垂直沟道层，所述多个沟道结构在与所述衬底的上表面垂直的第一方向上延伸；位于所述源极层上并且在所述多个沟道结构中的每个沟道结构的侧壁上沿所述第一方向彼此间隔开的多个栅电极，所述多个栅电极中的至少一个栅电极被配置为提供栅极感应漏极泄漏(GIDL)线；穿透所述多个栅电极的公共源极线，所述公共源极线沿所述第一方向延伸并且电连接到所述源极层；以及存储控制器，所述存储控制器被配置为：在擦除操作期间，向所述公共源极线施加擦除电压，直到所述擦除电压达到目标电压，在所述擦除电压达到所述目标电压之后的所需阶跃式升压时段内，使所述擦除电压增大到电压电平高于所述目标电压的电压电平的所需阶跃式升压电压，并且在经过了所述所需阶跃式升压时段之后，使所述擦除电压减小到所述目标电压。

根据至少一个示例实施例，一种半导体器件可以包括：多条位线；被配置为在擦除操作期间接收擦除电压的公共源极线；连接在所述多条位线中的一条位线与所述公共源极线之间的至少一个存储单元串，所述至少一个存储单元串包括多个存储单元；连接到所述一条位线的至少一条串选择线；电连接到所述公共源极线的栅极感应漏极泄漏(GIDL)线，所述GIDL线被配置为接收GIDL电压，在所述擦除操作期间，所接收到的GIDL电压在与施加到所述公共源极线的所述擦除电压保持恒定的电势差的同时增大，直到所述擦除电压达到目标电压；位于所述GIDL上的接地选择线；位于所述串选择线与所述接地选择线之间的多条字线。在所述擦除操作期间，在施加到所述公共源极线的所述擦除电压达到所述目标电压之后，发生施加高于所述目标电压的电压的过冲。

根据至少一个示例实施例，一种半导体器件可以包括：衬底；源极层，所述源极层位于所述衬底的上表面上；多个栅电极层，所述多个栅电极层包括被配置为提供栅极感应漏极泄漏(GIDL)线的最下面的栅电极层；多个绝缘层，所述多个绝缘层和所述多个栅电极层交替堆叠在所述源极层上；多个沟道结构，所述多个沟道结构中的每个沟道结构具有垂直绝缘层和垂直沟道层，所述多个沟道结构在与所述衬底的所述上表面垂直的第一方向上延伸；公共源极延伸区，所述公共源极延伸区包括所述源极层的沿所述垂直沟道层延伸的部分，所述公共源极延伸区形成为与所述GIDL线的至少一部分交叠；以及存储控制器，所述存储控制器被配置为在擦除操作期间向所述源极层提供具有高电压电平的电压，所述高电压电平大于所述擦除操作的擦除电压的电压电平。