[发明专利]一种内存中并行化计算的方法及装置

说明书

本发明公开了一种并行化存内计算的方法及装置，该方法利用现有DRAM内存存储电路的充放电特性实现了并行化的加法计算，并且通过优化数据存储及计算流程，进一步提高了数据并行计算的效率。本发明使得数据存储与计算都可以在DRAM中实现，可大大地缓解内存墙问题，同时不需要依赖新型非易失存储器件，可降低内存计算的复杂度和成本。

技术领域

本发明涉及计算机技术领域尤其是内存计算领域，具体涉及一种内存中并行化计算的方法及装置。

背景技术

现代计算机系统中，数据在计算单元与内存中的搬移在系统功耗和程序运行时间上都占据了很大的比例。随着多核处理器的出现，越来越多的核被集成进同一芯片中，内存总带宽却并没有成比例的增长，造成了算力与数据传输间的不匹配，因而导致了所谓的“内存墙”问题。与此同时，计算资源虽然在增加，计算资源与动态随机存取存储器（以下简称“DRAM”）之间的通信延迟并没有改善，使得数据的搬移成为系统瓶颈之一。

为了解决这些挑战，业界近年来陆续提出了多种新型计算方式。其中包括近内存计算，存内处理器，存内计算等。典型的存内计算主要基于新型存储介质材料如忆阻器，或者是修改随机存取存储器（以下简称“RAM”）的电路结构。例如，Shubham Jain等人（ShubhamJain, Ashish Ranjan, Kaushik Roy and Anand Raghunathan. Computing in memorywith spin-transfer torque magnetic RAM. IEEE Transactions on Very Large ScaleIntegration (VLSI) Systems. Volume: 26, Issue: 3, March 2018.）提到了利用一种新型非易失性磁随机存储器（以下简称“STT_MRAM”）作为基本单元实现存内计算。这些方法需要修改RAM的结构或者采用新的RAM材料。对于现有的数据中心而言，可能大规模部署还需要花费一定的时间与资金。普林斯顿大学的fei gao等人（Fei Gao,GeorgiosTziantzioulis and David Wentzlaf. ComputeDRAM: In-Memory Compute Using Off-the-Shelf DRAMs. 52nd Annual IEEE/ACM International Symposium onMicroarchitecture, MICRO 2019） 提出了一种利用现有DRAM实现存内计算的方法。它通过修改内存控制器对内存单元的操作时序，实现了普通内存的存内计算。但该方法采用的是比特列式串行（bit-serial）方法进行计算，需要将数据额外的转换成串行存储的方式。

发明内容

针对现有技术的不足，本发明提出一种内存中并行化计算的方法及装置，具体技术方案如下：

一种内存中并行化计算的方法，内存中有多个子阵列，每个子阵列包含多行多列的基本存储单元，参与计算的行地址包括计算数据输入地址、中间结果存放地址和预留计算地址，所述的预留计算地址为连续的三行；

所述的方法具体包括如下步骤：

S1：将位宽都为N比特的数据A、B以及相应的反码 、写入计算数据输入地址中，其中数据格式按照并行方式存放，即同一数据的每一比特位对应相同的行地址，根据数据位宽的不同，占用一个或多个不同列地址；

S2：利用内存按位与操作分别计算中间结果P1和P2，其中P1= AND B， P2= AAND ；

S3：分别利用内存按位或操作计算求和S、利用内存按位与操作计算进位C，其中S=P1 OR P2，C=A AND B；

S4：内存控制器读取C，并将C左移得C_shift，假设C位宽为N 比特，则C_shift位宽为（N+1） 比特；

如果C_shift最高位为1，则进位标记carry_flag 置1，否则保持不变；