[发明专利]晶体管的栅极结构、半导体器件及其形成方法

说明书

半导体器件包括晶体管的沟道组件和设置在沟道组件上方的栅极组件。栅极组件包括：介电层、设置在介电层上方的第一功函金属层、设置在第一功函金属层上方的填充金属层和设置在填充金属层上方的第二功函金属层。本发明的实施例还涉及晶体管的栅极结构和形成半导体器件的方法。

技术领域

本发明的实施例涉及晶体管的栅极结构、半导体器件及其形成方法。

背景技术

半导体集成电路(IC)工业已经经历了指数型增长。IC材料和设计中的技术进步已经产生了多代IC，其中每一代都比上一代具有更小且更复杂的电路。在IC发展的过程中，功能密度(即，每芯片面积的互连器件的数量)已经增加，而几何尺寸(即，可以使用制造工艺产生的最小组件(或线))已经减小。这种按比例缩小工艺通常通过提高生产效率和降低相关成本来提供收益。这种按比例缩小也增加了处理和制造IC的复杂性。

例如，随着器件按比例缩小的工艺继续进行，电阻可能会成为更大的问题。在常规IC器件中，可能难以减小栅极接触电阻。因此，尚未优化常规IC器件的性能。

发明内容

本发明的一些实施例提供了一种半导体器件，包括：晶体管的沟道组件；以及栅极组件，设置在所述沟道组件上方，其中，所述栅极组件包括：介电层；第一功函金属层，设置在所述介电层上方；填充金属层，设置在所述第一功函金属层上方；以及第二功函金属层，设置在所述填充金属层上方。

本发明的又一些实施例提供了一种晶体管的栅极结构，包括：栅极介电层；第一功函金属层，位于所述栅极介电层上方；填充金属层，位于所述第一功函金属层上方，其中，所述填充金属层包括U形凹槽；以及第二功函金属层，位于所述U形凹槽中；其中，所述填充金属层的上表面比所述第一功函金属层和所述第二功函金属层更高。

本发明的又一些实施例提供了一种形成半导体器件的方法，包括：形成栅极介电层；在所述栅极介电层上方沉积第一功函金属层；在所述第一功函金属层上方沉积填充金属层，其中，所述填充金属层限定凹形凹槽；在所述凹形凹槽中沉积第二功函金属层；在所述第一功函金属层、所述填充金属层和所述第二功函金属层上方形成介电材料；蚀刻穿过所述介电材料的开口，其中，所述开口暴露所述填充金属层的多个段的上表面和侧面；以及用导电栅极接触件填充所述开口，其中，所述填充金属层的所述多个段垂直地突出至所述导电栅极接触件中。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明。应该强调，根据工业中的标准实践，各个部件未按比例绘制，并且仅用于说明目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1是根据本发明的各个方面的FinFET器件的立体图。

图2至图4是根据本发明的各个方面的处于制造的各个阶段的半导体器件的一部分的示意性三维立体图。

图5至图17是根据本发明的各个方面的处于制造的各个阶段的半导体器件的一部分的示意性截面侧视图。

图18是根据本发明的各个方面的制造半导体器件的方法的流程图。

具体实施方式

以下公开内容提供了许多用于实现本发明的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。