[发明专利]用于神经网络训练的光子张量核集成电路架构及其神经网络训练方法

权利要求书

1.一种用于神经网络训练的光子张量核集成电路架构，其特征在于，包含脉冲光源(100)、分光器阵列(200)、A矩阵调制器阵列(300)、B矩阵调制器阵列(400)、层间耦合器阵列(500)、上层总线波导(600)、下层总线波导(700)和点积单元阵列(800)；

所述的分光器阵列(200)具有2*Q个分光输出端，所述的A矩阵调制器阵列(300)包含并行的Q个光调制器，所述的B矩阵调制器阵列(400)包含并行的Q个光调制器，所述的上层总线波导(600)包含Q根上层波导，所述的下层总线波导(700)包含Q根下层波导，所述的层间耦合器阵列(500)包含Q个层间耦合器(501)；

所述的点积单元阵列(800)包含Q*Q个点积单元(810)，每个点积单元(810)包括一个第二层间耦合器(812)、一个移相器(813)、一个3dB光定向耦合器(814)、两个平衡光电探测器(815)、一个电容器(816)和一个电开关(817)，所述的第二层间耦合器(812)的输入端为一个光输入端，所述的移相器(813)的输入端为另一个光输入端，所述的第二层间耦合器(812)的输出端和所述的移相器(813)的输出端分别与所述的3dB光定向耦合器(814)的两个输入端相连，该3dB光定向耦合器(814)的两个输出端分别与两个平衡光电探测器(815)的输入端相连，所述的平衡光电探测器(815)的电输出端连接一个电容器(816)的一端，该电容器(816)的另一端接地；该电容器(816)的两端跨接一个电开关(817)；

所述的脉冲光源(100)的输出端与所述的分光器阵列(200)的输入端相连，所述的分光器阵列(200)的Q个输出端与所述的A矩阵调制器阵列(300)的Q个输入端相连，另外Q个输出端与所述的B矩阵调制器阵列(400)的Q个输入端相连，所述的A矩阵调制器阵列(300)的Q个输出端分别与所述的下层总线波导(700)相连，并经所述的层间耦合器阵列(500)与所述的点积单元阵列(800)包含Q*Q个点积单元(810)的一个输入端相连，所述的B矩阵调制器阵列(400)的Q个输出端经所述的上层总线波导(600)与所述的点积单元阵列(800)包含Q*Q个点积单元(810)的另一输入端相连；

所述的脉冲光源(100)提供相干的光脉冲序列，所述的分光器阵列(200)将光脉冲序列分成2*Q个光脉冲序列副本，其中Q个光脉冲序列副本进入所述的A矩阵调制器阵列(300)，另外Q个光脉冲序列副本进入所述的B矩阵调制器阵列(400)，进入A矩阵调制器阵列(300)的光脉冲序列副本数目大于等于A矩阵的行数，进入所述的B矩阵调制器阵列(400)的光脉冲序列副本数目大于等于B矩阵的列数；

所述的A矩阵调制器阵列(300)包含并行的Q个光调制器，将矩阵A的数据按行进行幅度调制，调制后，形成Q路调制光脉冲序列，每一路光脉冲序列表示A中一行的数据，即第i路光脉冲序列的幅度分别为A_i1，A_i2，A_i3…；所述的B矩阵调制器阵列(400)包含并行的Q个光调制器，将矩阵B的数据按列进行幅度调制，调制后，形成Q路调制光脉冲序列，每一路光脉冲序列表示B中一列的数据，即第j路光脉冲序列的幅度分别为B_1j，B_2j，B_3j…；

所述的层间耦合器阵列(500)包含Q个并行的层间耦合器(501)，所述的Q个层间耦合器(501)将所述的A矩阵调制器阵列(300)输出或者B矩阵调制器阵列(400)输出的光脉冲序列从上层总线波导(600)耦合到下层总线波导(700)或从下层总线波导(700)耦合到上层总线波导(600)；

所述的上层总线波导(600)和下层总线波导(700)的长度满足等腰性，即从任意一个点积单元(810)出发，到A矩阵调制器阵列(300)和到B矩阵调制器阵列(400)的光程相等；

所述的上层总线波导(600)与所述的下层总线波导(700)相互交叉形成Q*Q个交叉点，每个交叉点部署一个点积单元(810)，即所述的点积单元阵列(800)包含Q*Q个点积单元(810)，每个点积单元(810)完成一次点积计算，从而整个点积单元阵列(800)同时完成Q*Q次点积计算；

每一个点积单元(810)内部包含了光域到电域的转换，具有一个电输出，即计算结果输出，点积单元阵列(800)共有Q*Q个矩阵式的计算结果输出。