[发明专利]制造半导体器件的方法和半导体器件

说明书

在用于制造半导体器件的方法中，在衬底上方形成鳍结构，在衬底上方形成隔离绝缘层，从而使得鳍结构的上部从隔离绝缘层突出，在鳍结构的上部上形成第一介电层，在第一介电层上形成覆盖层，从具有第一介电层的鳍结构的上部的上部分去除覆盖层，从鳍结构的上部的上部分去除第一介电层，在鳍结构的上部的上部分上形成第二介电层，以及在第二介电层和设置在鳍结构的上部的下部分上的第一介电层上形成栅电极。本发明的实施例还涉及半导体器件。

技术领域

本发明的实施例涉及制造半导体器件的方法和半导体器件。

背景技术

本发明涉及制造半导体集成电路的方法，并且更具体地涉及制造包括鳍式场效应晶体管(FinFET)的半导体器件的方法。随着集成电路的按比例缩小的增加以及对集成电路速度的要求越来越高，晶体管需要具有更大的驱动电流和越来越小尺寸。因此开发了鳍式场效应晶体管(FinFET)。FinFET包括位于衬底之上的垂直半导体鳍。半导体鳍用于形成源极和漏极区域以及源极和漏极区域之间的沟道区域。形成浅沟槽隔离(STI)区域以限定半导体鳍。FinFET还包括栅极堆叠件，该栅极堆叠件形成在半导体鳍的侧壁和顶面上。由于FinFET具有三维沟道结构，因此对沟道进行离子注入工艺需要格外小心，以减少任何几何效应。

发明内容

本发明的一些实施例提供了一种制造半导体器件的方法，包括：在衬底上方形成鳍结构；在所述衬底上方形成隔离绝缘层，从而使得所述鳍结构的上部从所述隔离绝缘层突出；在所述鳍结构的上部上形成第一介电层；在所述第一介电层上形成覆盖层；从具有所述第一介电层的所述鳍结构的上部的上部分去除覆盖层；从所述鳍结构的上部的上部分去除所述第一介电层；在所述鳍结构的上部的上部分上形成第二介电层；以及在所述第二介电层和设置在所述鳍结构的上部的下部分上的所述第一介电层上形成栅电极。

本发明的另一些实施例提供了一种制造半导体器件的方法，包括：在衬底上方形成第一对鳍结构；在所述衬底上方形成隔离绝缘层，从而使得所述第一对鳍结构的上部从所述隔离绝缘层突出；在所述第一对鳍结构的上部上形成第一介电层；在所述第一介电层上形成覆盖层；从具有所述第一介电层的所述第一对鳍结构的上部的上部分部分地去除所述覆盖层；从所述第一对鳍结构的上部的上部分去除所述第一介电层；在所述第一对鳍结构的上部的上部分上形成第二介电层；以及在所述第二介电层和设置在所述第一对鳍结构的上部的下部分上的所述第一介电层上形成栅电极。

本发明的又一实施例提供了一种半导体器件，包括：鳍结构，设置在衬底上方；隔离绝缘层，所述鳍结构的上部从所述隔离绝缘层突出；第一介电层，设置在所述鳍结构的上部的下部分上；第二介电层，设置在所述鳍结构的上部的上部分上；以及栅电极，设置在所述第一介电层和所述第二介电层上方，其中，所述第二介电层的厚度小于所述第一介电层的厚度。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1示出了根据本发明的实施例的半导体器件制造工艺的各个阶段中的一个。

图2A和图2B示出了根据本发明的实施例的半导体器件制造工艺的各个阶段中的一个。

图3示出了根据本发明的实施例的半导体器件制造工艺的各个阶段中的一个。

图4A和图4B示出了根据本发明的实施例的半导体器件制造工艺的各个阶段中的一个。

图5A、图5B和图5C示出了根据本发明的实施例的半导体器件制造工艺的各个阶段中的一个。

图6示出了根据本发明的实施例的半导体器件制造工艺的各个阶段中的一个。

图7示出了根据本发明的实施例的半导体器件制造工艺的各个阶段中的一个。

图8示出了根据本发明的实施例的半导体器件制造工艺的各个阶段中的一个。