[发明专利]移位寄存器的驱动方法及装置

说明书

本公开实施例提供的移位寄存器的驱动方法及装置，在数据刷新阶段，对输入信号端加载具有脉冲电平的输入信号，对控制时钟信号端加载控制时钟脉冲信号，对降噪时钟信号端加载降噪时钟脉冲信号，控制移位寄存器的级联信号端输出具有脉冲电平的级联信号以及控制移位寄存器的驱动信号端输出具有脉冲电平的驱动信号；在数据保持阶段，对输入信号端加载固定电压信号，对控制时钟信号端加载第一设定信号，对降噪时钟信号端加载第二设定信号，控制级联信号端输出具有第二电平的固定电压信号以及控制驱动信号端输出具有第一电平的固定电压信号。

技术领域

本公开涉及显示技术领域，特别涉及移位寄存器的驱动方法及装置。

背景技术

随着显示技术的飞速发展，显示装置越来越向着高集成度和低成本的方向发展。其中，GOA(Gate Driver on Array，阵列基板行驱动)技术将TFT(Thin Film Transistor，薄膜晶体管)栅极控制电路集成在显示装置的阵列基板上以形成对显示装置的扫描驱动。其中，栅极控制电路通常由多个级联的移位寄存器构成。然而，移位寄存器的功耗较高，会导致显示装置功耗较高。

发明内容

本公开实施例提供的移位寄存器的驱动方法，包括：在第一刷新频率时，一个显示帧包括数据刷新阶段和数据保持阶段；

在所述数据刷新阶段，对输入信号端加载具有脉冲电平的输入信号，对控制时钟信号端加载控制时钟脉冲信号，对降噪时钟信号端加载降噪时钟脉冲信号，对第一参考信号端加载具有第一电平的固定电压信号，对第二参考信号端加载具有第二电平的固定电压信号，控制所述移位寄存器的级联信号端输出具有脉冲电平的级联信号以及控制所述移位寄存器的驱动信号端输出具有脉冲电平的驱动信号；

在所述数据保持阶段，对所述输入信号端加载固定电压信号，对所述控制时钟信号端加载第一设定信号，对所述降噪时钟信号端加载第二设定信号，对所述第一参考信号端加载具有所述第一电平的固定电压信号，对所述第二参考信号端加载具有所述第二电平的固定电压信号，控制所述级联信号端输出具有所述第二电平的固定电压信号以及控制所述驱动信号端输出具有所述第一电平的固定电压信号；

其中，所述控制时钟脉冲信号具有第一电平和第二电平以及第一时钟周期；所述第一设定信号具有第一设定电平；其中，所述第一时钟周期包括所述控制时钟脉冲信号中的一个所述第一电平的时长和一个所述第二电平的时长，所述控制时钟脉冲信号中的所述第一电平和所述第二电平中的一个为控制时钟脉冲电平，所述控制时钟脉冲电平和所述第一设定电平相同，且所述第一设定电平在所述第一时钟周期中的维持时长大于所述控制时钟脉冲电平在所述第一时钟周期中的维持时长；和/或，

所述降噪时钟脉冲信号具有第一电平和第二电平以及第二时钟周期；所述第二设定信号具有第二设定电平；其中，所述第二时钟周期包括所述降噪时钟脉冲信号中的一个所述第一电平的时长和一个所述第二电平的时长，所述降噪时钟脉冲信号中的所述第一电平和所述第二电平中的一个为降噪时钟脉冲电平，所述降噪时钟脉冲电平和所述第二设定电平相同，且所述第二设定电平在所述第二时钟周期中的维持时长大于所述降噪时钟脉冲电平在所述第二时钟周期中的维持时长。

在一些示例中，所述第一设定信号为时钟脉冲信号，所述第一设定电平为所述第一电平和所述第二电平中的一个。

在一些示例中，所述第一设定信号的第三时钟周期大于所述第一时钟周期；

其中，所述第三时钟周期包括所述第一设定信号中的一个所述第一电平的时长和一个所述第二电平的时长。

在一些示例中，所述第一设定信号中的第一电平在所述第一时钟周期中的维持时长大于所述控制时钟脉冲信号中的第一电平在所述第一时钟周期中的维持时长；

所述第一设定信号中的第二电平在所述第一时钟周期中的维持时长大于所述控制时钟脉冲信号中的第二电平在所述第一时钟周期中的维持时长。