[发明专利]一种支持串行和并行模式的低开销AD控制器电路

说明书

本发明公开了一种支持串行和并行模式的低开销AD控制器电路，AD控制器连接3个AD转换器，AD控制器内部包括1个串行控制器、3个并行子控制器、1套全局寄存器、3套子控制器寄存器、1个FIFO控制模块、1个MUX单元和1个片内访问接口；AD控制器通过片内访问接口接收SoC片内主控处理器的访问请求，实现全局寄存器以及子控制器的配置，实现AD控制器对AD转换器的控制，并将转换的数字结果存储到FIFO控制模块内，转换结束后SoC片内主控单元判断全局寄存器中的转换完成状态位置位或根据接收中断输出信号从FIFO中读取转换结果。本发明设计结构清晰、控制逻辑简单，且具有较高的可移植性和可复用性，可应用于不同架构的多种芯片中。

技术领域

本发明属于集成电路技术领域，具体涉及一种支持串行和并行模式的低开销AD控制器电路。

背景技术

AD模块将输入的模拟信号转换成数字结果，并将数字结果输出给片内总线或系统访问模块，是很多兼容模数转换功能的SoC/MCU芯片的关键模块。当前技术背景下，芯片中的AD模块一般可分为AD控制器和AD转换器两部分，AD转换器由于包含高精度模拟电路，一般选用定制的IP，采用标准的接口，从流片商或模拟IP商处获得；AD控制器是纯数字的逻辑电路，负责基于AD转换器的接口时序完成对其的控制，并将AD转换的数字结果输出给上级访问模块，在SoC设计过程中需要根据AD转换器的接口和使用要求由芯片前端设计工程师完成AD控制器设计。通常情况下，一个AD转换器IP包含一个转换内核、多个模拟通道输入以及其他接口控制和数据信号，通过接口控制信号来选通一个模拟通道输入进行转换，转换结束后将转换数据结果和转换结束脉冲输出。如图1所示为一个sar型AD转换器典型结构图。CH1～CHN连接芯片外模拟转换输入，VDD/VSS为电源地，VREFP/VREFN连接芯片外参考电压，剩余信号为数字信号，连接AD控制器，CLK为AD转换器工作时钟，RST为复位，START为开始转换控制信号，END为转换结束标志信号，B[11:0]为AD转换结果。

在大规模芯片SoC/MCU内部，集成多路AD已成为系统设计的普遍需求。不同的应用场景对AD有不同的使用需求，并行使用多个通道同时转换或串行使用多个通道依次转换作为两种常用的使用方式。并行控制的优势在于转换速度高，各个AD转换器的控制相互独立，但是缺点是面积开销大，通常需要集成多个AD转换器，对应多个AD控制器和转换结果数据存储区和配置寄存器区；串行控制的优势在于只需要少数AD转换器就能实现多个通道的转换控制，且只需要一个总存储区，但是缺点在于转换效率低，同一时刻只能有一个通道在进行转换。针对这种情况，设计一款同时支持串行模式和并行模式并兼顾资源开销和可靠性的AD控制器变得十分重要。

传统的AD控制设计方案通常有三种，第一种是只支持串行模式转换，第二种是只支持并行模式转换，这两种方案无法满足系统基于多种模式的控制需求。第三种方案实现串行和并行两种模式转换，但是已有的设计方案中，都是基于串行模式和并行模式分别对应独立的控制器、寄存器以及存储区实现，虽然满足功能需求但是控制资源和存储资源开销较大，对于芯片面积要求日益严格的SoC/MCU的版图面积造成不小的消耗。

发明内容

本发明所要解决的技术问题在于针对上述现有技术中的不足，提供一种支持串行和并行模式的低开销AD控制器电路，对串行模式和并行模式下的配置寄存器区和数据存储区进行复用，实现对AD转换器的高效、可靠控制和低资源开销，适用与民用和军用领域。

本发明采用以下技术方案：

一种支持串行和并行模式的低开销AD控制器电路，包括AD控制器，AD控制器连接3个AD转换器，AD控制器内部包括1个串行控制器、3个并行子控制器、1套全局寄存器、3套子控制器寄存器、1个FIFO控制模块、1个MUX单元和1个片内访问接口；AD控制器通过片内访问接口接收SoC片内主控处理器的访问请求，实现全局寄存器以及子控制器的配置，实现AD控制器对AD转换器的控制，并将转换的数字结果存储到FIFO控制模块内，转换结束后SoC片内主控处理器判断全局寄存器中的转换完成状态位置位或根据接收中断输出信号从FIFO中读取转换结果。