[发明专利]基于时间戳标记电路的双核系统时钟同步方法及装置

说明书

本发明公开了基于时间戳标记电路的双核系统时钟同步方法及装置，所述方法包括：所述基于时间戳标记电路包括本地时钟单元、频率补偿寄存器、同步报文/和延迟请求检测电路、同步报文/延时请求时间锁存器、第一基地址数据寄存器、第二基地址数据寄存器以及时间事件状态寄存器，首先CPU通过总线接口向频率补偿寄存器中写入频率补偿值，启动本地时钟单元，作为本地时钟基准；向第一基地址数据寄存器中写入第二基地址数据寄存器的地址，向第二基地址数据寄存器中写入第一基地址数据寄存器的地址；本发明的优点在于：在底层由硬件电路获取时间戳，从时钟可快速根据收发时戳计算并调整与主时钟的偏差，完成主从时钟同步。

技术领域

本发明涉及AIRT-ROS实时系统和非实时系统时钟同步领域，更具体涉及基于时间戳标记电路的双核系统时钟同步方法及装置。

背景技术

目前，多数时钟同步算法的应用场景为以太网环境下的时钟同步，例如中国专利公开号CN103067112A，公开了一种时钟同步方法、装置及网络设备，装置包括：至少一个硬件芯片、CPU和逻辑控制芯片；硬件芯片用于接收对端装置发送的第一PTP事件报文，记录第一时间戳，将第一PTP事件报文的CF域中的校正值减去第一时间戳，然后发送给CPU；CPU用于将第一PTP事件报文发送给逻辑控制芯片；逻辑控制芯片用于记录第一PTP事件报文到达逻辑控制芯片的PTP时间戳，根据第一PTP事件报文和PTP时间戳计算出逻辑控制芯片的第一PTP系统时间与对端装置的第二PTP系统时间之间的第一时间偏差，根据第一时间偏差与对端装置进行时钟同步。采用该发明可以提高时钟同步的精度，降低对系统效率的影响并降低硬件上的实现代价。但是该发明是在网络中同步时钟，是多台电脑之间的时钟同步。

以太网环境下网络延迟是时钟同步算法需要考虑的主要因素之一，由于以太网的时延可能达到50ms，对于时钟同步的精度影响非常大，并且时延会因为网络中负载的不同而产生较大的抖动。因此在以太网中的时钟同步算法不适用于双核双系统的时钟同步。

发明内容

本发明所要解决的技术问题在于如何提供适用于双核双系统的时钟同步方法及装置。

本发明通过以下技术手段实现解决上述技术问题的：基于时间戳标记电路的双核系统时钟同步方法，应用于AIRT-ROS实时系统与非实时系统，所述基于时间戳标记电路包括本地时钟单元、频率补偿寄存器、同步报文/和延迟请求检测电路、同步报文/延时请求时间锁存器、第一基地址数据寄存器、第二基地址数据寄存器以及时间事件状态寄存器，首先CPU通过总线接口向频率补偿寄存器中写入频率补偿值，启动本地时钟单元，作为本地时钟基准；向第一基地址数据寄存器中写入第二基地址数据寄存器的地址，向第二基地址数据寄存器中写入第一基地址数据寄存器的地址；同步报文/延迟请求检测电路通过检测CPU向第一基地址数据寄存器或第二基地址数据寄存器的写入操作，捕捉同步报文/延时请求报文的消息，去使能同步报文/延时请求时间锁存器的锁存功能，时间事件状态寄存器记录下当前的时间计数值作为时间报文的收发时间戳，产生时间事件中断，由CPU读取时间事件状态寄存器的各时间戳，设置同步报文或延时请求的时间补偿值，从而完成时钟同步。

本发明通过设计时间戳标记电路，并基于时间戳标记电路进行时钟同步，提供一种适用于双核系统的时钟同步方法，时间事件状态寄存器记录下当前的时间计数值作为时间报文的收发时间戳，在底层由硬件电路获取时间戳，减少了因等待CPU时钟节拍及在操作系统层调度而产生的误差，从时钟可快速根据收发时戳计算并调整与主时钟的偏差。

进一步地，所述第一基地址数据寄存器和第二基地址数据寄存器均为数组型的环形缓冲区。