[发明专利]提高薄膜表面处理精度的方法及半导体器件的制造方法有效
申请号: | 202010556893.3 | 申请日: | 2020-06-18 |
公开(公告)号: | CN111508833B | 公开(公告)日: | 2020-10-27 |
发明(设计)人: | 陈毓潇 | 申请(专利权)人: | 中芯集成电路制造(绍兴)有限公司 |
主分类号: | H01L21/3065 | 分类号: | H01L21/3065;H01L21/66;H01L21/67 |
代理公司: | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人: | 曹廷廷 |
地址: | 312000 浙*** | 国省代码: | 浙江;33 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 提高 薄膜 表面 处理 精度 方法 半导体器件 制造 | ||
1.一种提高薄膜表面处理精度的方法,其特征在于,包括:
提供一形成有膜层结构的衬底,所述膜层结构包括形成在衬底上的待表面处理层以及形成在所述待表面处理层的表面上的自然氧化层,所述待表面处理层的材料为氮化铝或氮化钛铝,所述自然氧化层的材料包括氧化铝和氢氧化铝;
去除预设厚度的膜层结构,以去除所述待表面处理层表面上的自然氧化层以及部分所述待表面处理层;
量测剩余的待表面处理层的膜厚,以确定后续对剩余的待表面处理层刻蚀修整的工艺参数;
根据所述工艺参数对剩余的待表面处理层的表面进行物理性的离子束刻蚀,以获得符合要求的待表面处理层。
2.如权利要求1所述的方法,其特征在于,提供具有所述膜层结构的衬底的步骤包括:采用薄膜沉积机台在所述衬底上形成待表面处理层;将所述衬底从薄膜沉积机台中取出并暴露在一刻蚀机台前的空气环境中,以按序排队等待进入所述刻蚀机台,进而去除预设厚度的膜层结构,且在排队等待的过程中,暴露在空气中的待表面处理层与空气反应形成所述自然氧化层。
3.如权利要求2所述的方法,其特征在于,所述去除预设厚度的膜层结构的步骤和根据所述工艺参数刻蚀所述待表面处理层的步骤,在同一所述刻蚀机台上完成。
4.如权利要求2所述的方法,其特征在于,所述刻蚀机台为离子束刻蚀机台,通过所述刻蚀机台去除所述预设厚度的膜层结构时,所采用的刻蚀气体包括惰性气体、氮气和氢气中的至少一种。
5.如权利要求2所述的方法,其特征在于,在去除预设厚度的膜层结构之前,还包括:收集所述刻蚀机台刻蚀历史批次产品中的待表面处理层的相关数据,并分析所述相关数据,以得到所述预设厚度。
6.如权利要求1所述的方法,其特征在于,所述预设厚度为5nm~15nm。
7.如权利要求1所述的方法,其特征在于,采用激光和/或超声波量测技术量测所述待表面处理层的膜厚。
8.如权利要求1所述的方法,其特征在于,所述工艺参数包括待表面处理层的去除厚度、刻蚀时间、刻蚀压力、刻蚀温度中的至少一种。
9.一种半导体器件的制造方法,其特征在于,包括:采用权利要求1至8中任一项所述的提高薄膜表面处理精度的方法,在一衬底上形成符合要求的待表面处理层。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯集成电路制造(绍兴)有限公司,未经中芯集成电路制造(绍兴)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202010556893.3/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造