[发明专利]一种SM2算法并行模乘器

说明书

本发明实施方式提供一种并行SM2算法模乘器，属于数据加密计算技术领域。所述模乘器包括：至少一个改进乘法器和有限状态机控制器。本发明提供的一种SM2算法并行模乘器通过采用由前处理电路、多路器、乘法器以及后处理电路构成的改进乘法器执行并行乘法，利用大数乘法karatsuba算法和国家密码管理局推荐素数P256约减算法都基于分治的特点，将模乘的乘法和约减分段并行执行，在保证速度提高的同时，减少了资源的消耗。

技术领域

本发明涉及数据加密计算技术领域，具体地涉及一种SM2算法并行模乘器。

背景技术

随着计算机的普及与互联网技术的发展，社会进入信息化时代，信息交流也扮演着越来越重要的角色，因此，信息的安全不被窃取是使用者首要关心的。为保证信息在公用信道传输时的安全性，需要对信息进行加密。公钥密码算法本身的密钥短优势使得相关公钥密码算法越来越受欢迎，而椭圆密码算法又是公钥加密算法中相较于其他公钥算法在相同安全级别下有密钥短、计算量小、速度快的特点的算法。SM2算法是我国自主研发的椭圆曲线加密算法，硬件实现更为简单，适用一些对速度要求高的场景，同时，国产密码算法SM2对当前公钥密码算法有着换代与推广的意义。因此，国产密码算法SM2有着广阔的市场前景。

大数模乘运算作为椭圆曲线算法的核心运算之一，影响着算法执行的效率。提高模乘运算的速度，或者在保证速度的同时减小资源的消耗对算法的推进执行有深远的意义，寻求更好的模乘实现方式也是各研究机构研究的热点问题。

发明内容

本发明实施方式的目的是提供一种SM2算法并行模乘器，该模乘器能够在减少资源消耗的情况下，完成大数的模乘运算。

为了实现上述目的，本发明实施方式提供一种SM2算法并行模乘器，所述模乘器包括：

至少一个改进乘法器，所述改进乘法器包括：

前处理电路，第一端用于接收输入值A_i，第二端用于接收输入值A_j，第三端用于接收输入值B_i，第四端用于接收输入值B_j；

第一多路器，第一端与所述前处理电路的第一端连接，第二端与所述前处理电路的第五端连接，第三端与所述前处理电路的第六端连接，第四端与所述前处理电路的第四端连接；

乘法器，第一端与所述第一多路器的第五端连接，第二端与所述第一多路器的第六端连接；

后处理电路，第一端与所述乘法器的第三端连接，第二端用于输出输出值A_iB_j+A_jB_i，第三端与所述前处理电路的第七端连接，第四端与所述前处理电路的第八端连接；

第二多路器，第一端连接至所述乘法器和所述后处理电路之间的节点，第二端与所述后处理电路的第五端连接，第三端与所述第一多路器的第七端连接，第四端用于输出计算的结果；

有限状态机控制器，第一端用于选择所述输入值A_i、输入值A_j、输入值B_i以及输入值B_j，第二端与每个所述第一多路器的第七端和所述第二多路器的第三端连接，第三端用于控制调节每个所述结果的位数排布以得到最终结果。

可选地，所述改进乘法器的数量为4个。

可选地，所述乘法器用于执行普通乘法或karatsuba算法。

可选地，所述前处理电路包括比较器和减法器。

可选地，所述后处理电路包括加减法器和异或门。

可选地，所述有限状态机控制器包括依次执行的11个状态，其中：

在0状态中，所述有限状态机控制器的所有输入及控制信号均为0；