[发明专利]集成电路器件及其形成方法

权利要求书

1.一种集成电路器件，包括：

第一电源轨；

第一有源区，在第一方向上延伸；

多个栅极，接触所述第一有源区并且在垂直于所述第一方向的第二方向上延伸；

第一晶体管，包括所述第一有源区和所述栅极中的第一栅极，所述第一晶体管具有第一阈值电压(VT)；

第二晶体管，包括所述第一有源区和所述栅极中的第二栅极，所述第二晶体管具有不同于所述第一阈值电压的第二阈值电压；以及

打结晶体管，位于所述第一晶体管和所述第二晶体管之间，所述打结晶体管包括所述第一有源区和所述栅极中的第三栅极，其中，所述第三栅极连接至所述第一电源轨。

2.根据权利要求1所述的集成电路器件，其中，所述第三栅极通过第一导电通孔连接至所述第一电源轨。

3.根据权利要求1所述的集成电路器件，其中，所述第一有源区包括鳍。

4.根据权利要求1所述的集成电路器件，其中，所述打结晶体管是P型金属氧化物半导体(PMOS)晶体管，并且其中，所述第一电源轨是VDD电源轨。

5.根据权利要求1所述的集成电路器件，其中，所述打结晶体管是N型金属氧化物半导体(NMOS)晶体管，并且其中，所述第一电源轨是VSS电源轨。

6.根据权利要求4所述的集成电路器件，其中，所述第一晶体管和所述第二晶体管是P型金属氧化物半导体晶体管。

7.根据权利要求5所述的集成电路器件，其中，所述第一晶体管和所述第二晶体管是N型金属氧化物半导体晶体管。

8.根据权利要求6所述的集成电路器件，其中，所述多个栅极是多晶硅栅极，所述集成电路器件还包括：

VSS电源轨；

第二有源区，在所述第一方向上延伸，其中，多个多晶硅栅极接触所述第二有源区；

第一N型金属氧化物半导体晶体管，包括所述第二有源区和第一多晶硅栅极，所述第一N型金属氧化物半导体晶体管具有所述第一阈值电压；

第二N型金属氧化物半导体晶体管，包括所述第二有源区和第二多晶硅栅极，所述第二N型金属氧化物半导体晶体管具有所述第二阈值电压；以及

N型金属氧化物半导体打结晶体管，位于所述第一N型金属氧化物半导体晶体管和所述第二N型金属氧化物半导体晶体管之间，所述N型金属氧化物半导体打结晶体管包括所述第一有源区和第三多晶硅栅极，其中，所述第三多晶硅栅极连接至所述VSS电源轨，并且其中，所述第三多晶硅栅极包括位于所述第一有源区和所述第二有源区之间的切割多晶硅。

9.一种集成电路器件，包括：

第一电源轨；

第二电源轨；

第一鳍，在第一方向上延伸；

第一P型金属氧化物半导体晶体管，包括所述第一鳍和第一栅极，所述第一P型金属氧化物半导体晶体管具有第一阈值电压(VT)，所述第一栅极在垂直于所述第一方向的第二方向上延伸；

第二P型金属氧化物半导体晶体管，包括所述第一鳍和在所述第二方向上延伸的第二栅极，所述第二P型金属氧化物半导体晶体管具有不同于所述第一阈值电压的第二阈值电压，并且其中，所述第二栅极连接至所述第一电源轨；

第二鳍，在所述第一方向上延伸；

第一N型金属氧化物半导体晶体管，包括所述第二鳍和所述第一栅极，所述第一N型金属氧化物半导体晶体管具有所述第一阈值电压；

第二N型金属氧化物半导体晶体管，包括所述第二鳍和所述第二栅极，所述第二N型金属氧化物半导体晶体管具有所述第二阈值电压，并且其中，所述第二栅极连接至所述第二电源轨。

10.一种形成集成电路器件的方法，包括：

在衬底上形成第一有源区，其中，所述第一有源区包括第一阈值电压(VT)区域和第二阈值电压区域；

形成第一栅极，所述第一栅极接触所述第一有源区的所述第一阈值电压区域以形成具有第一阈值电压的第一晶体管；

形成第二栅极，所述第二栅极接触所述第一有源区的所述第二阈值电压区域，以形成具有不同于所述第一阈值电压的第二阈值电压的第二晶体管；

形成第三栅极，所述第三栅极接触位于所述第一栅极和所述第二栅极之间的所述第一有源区，以形成位于所述第一晶体管和所述第二晶体管之间的打结晶体管；以及

将所述第三栅极连接至电源轨，以将所述打结晶体管保持在断开状态。