[发明专利]一种基于单极型晶体管的输出反馈逻辑电路及芯片

权利要求书

1.一种基于单极型晶体管的输出反馈逻辑电路，其特征在于，包括上拉单元、下拉单元、输入控制开关和输出控制开关，所述上拉单元包括第一晶体管；所述第一晶体管的漏极与电源端连接，所述第一晶体管的源极与所述下拉单元的第一端连接，且作为所述输出反馈逻辑电路的输出端，所述输入控制开关的第一端与所述输出控制开关的第一端之间的连接点与所述第一晶体管的栅极连接；

所述输入控制开关的控制端连接至信号输入端，所述输入控制开关的第二端与所述输出反馈逻辑电路的输出端连接；

所述输出控制开关的控制端与所述输出反馈逻辑电路的输出端连接，所述输出控制开关的第二端与电源端连接；

所述下拉单元的控制端连接至所述信号输入端，所述下拉单元的第一端与所述输出反馈逻辑电路的输出端连接，所述下拉单元的第二端连接至接地端；所述输出反馈逻辑电路为反相器电路、多输入或非门电路或者多输入与非门电路的至少之一。

2.根据权利要求1所述的一种基于单极型晶体管的输出反馈逻辑电路，其特征在于，所述输出控制开关采用一个晶体管制成。

3.根据权利要求1所述的一种基于单极型晶体管的输出反馈逻辑电路，其特征在于，所述单极型晶体管为n型晶体管，所述输出反馈逻辑电路为反相器电路，所述下拉单元包括第二晶体管，所述输出控制开关包括第三晶体管，所述输入控制开关包括第四晶体管；

所述第二晶体管的漏极与所述输出反馈逻辑电路的输出端连接，所述第二晶体管的栅极连接至信号输入端，所述第二晶体管的源极连接至接地端；

所述第三晶体管的漏极连接至电源端，所述第三晶体管的栅极与所述输出反馈逻辑电路的输出端连接，所述第三晶体管的源极与所述第四晶体管的漏极连接；

所述第四晶体管的栅极连接至信号输入端，所述第四晶体管的源极与所述输出反馈逻辑电路的输出端连接。

4.根据权利要求1所述的一种基于单极型晶体管的输出反馈逻辑电路，其特征在于，所述单极型晶体管为n型晶体管，所述输出反馈逻辑电路为多输入或非门电路，所述下拉单元包括m个并联的晶体管，所述输入控制开关包括m个并联的晶体管，所述输出控制开关包括一个晶体管，且输出控制开关中晶体管的栅极与所述输出反馈逻辑电路的输出端连接，所述m为大于1的整数。

5.根据权利要求4所述的一种基于单极型晶体管的输出反馈逻辑电路，其特征在于，所述多输入或非门电路为二输入或非门电路，所述下拉单元包括第五晶体管和第六晶体管，所述输入控制开关包括第七晶体管和第八晶体管；

所述第五晶体管的漏极和第六晶体管的漏极均连接至所述输出反馈逻辑电路的输出端，所述第五晶体管的源极和第六晶体管的源极均连接至接地端，所述第五晶体管的栅极连接至第一信号输入端，所述第六晶体管的栅极连接至第二信号输入端；

所述第七晶体管的漏极和第八晶体管的漏极均与所述输出控制开关中晶体管的源极连接，所述第七晶体管的源极和第八晶体管的源极均连接至所述输出反馈逻辑电路的输出端，所述第七晶体管的栅极连接至第一信号输入端，所述第八晶体管的栅极连接至第二信号输入端。

6.根据权利要求1所述的一种基于单极型晶体管的输出反馈逻辑电路，其特征在于，所述单极型晶体管为n型晶体管，所述输出反馈逻辑电路为多输入与非门电路，所述下拉单元包括p个串联的晶体管，所述输入控制开关包括p个串联的晶体管，所述输出控制开关包括一个晶体管，且输出控制开关中晶体管的栅极与所述输出反馈逻辑电路的输出端连接，所述p为大于1的整数。