[发明专利]半导体结构的形成方法

说明书

一种半导体结构的形成方法，包括：提供基底，所述基底包括相邻的隔离区和有源区，所述基底包括衬底和位于衬底表面的鳍部；在所述有源区上形成第一伪栅极结构，所述第一伪栅极结构横跨所述鳍部表面，且所述第一伪栅极结构覆盖部分所述鳍部的顶部和侧壁表面；在所述隔离区内形成隔离结构；形成所述隔离结构之后，在所述第一伪栅极结构两侧的基底内形成应力层。所述方法能够提高应力层对沟道的应力，从而提高形成的半导体结构的性能。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构的形成方法。

背景技术

随着半导体器件集成度的提高，晶体管的关键尺寸不断缩小，鳍式场效应晶体管(Fin FET)等三维结构的设计成为本领域关注的热点。鳍式场效应晶体管(Fin FET)是一种新兴的多栅器件。

随着器件的不断小型化，为了制作尺寸更小、分别更密集的鳍部，隔离结构的制作也出现了新的技术，例如一种单扩散隔断隔离结构(single diffusion break isolationstructures，SDB隔离结构)的制造技术，其一般分布在沿鳍部的长度方向上，通过去除鳍部的某些区域，在鳍部中形成一个甚至多个隔断沟槽，这些沟槽中填充二氧化硅等绝缘材料后，可以将鳍部分隔成多个小鳍部，由此可以防止鳍部两相邻区域之间以及相邻的两个鳍部之间的漏电流，还可以避免鳍部中形成的源区和漏区之间的桥接(source-drainbridge)。

然而，现有技术形成的具有单扩散隔断隔离结构的半导体结构的性能仍较低。

发明内容

本发明解决的技术问题是提供一种半导体结构及其形成方法，以提高应力层对沟道的应力，从而提高形成的半导体结构的性能。

为解决上述技术问题，本发明技术方案提供一种半导体结构的形成方法，包括：提供基底，所述基底包括相邻的隔离区和有源区，所述基底包括衬底和位于衬底表面的鳍部；在所述有源区上形成第一伪栅极结构，所述第一伪栅极结构横跨所述鳍部表面，且所述第一伪栅极结构覆盖部分所述鳍部的顶部和侧壁表面；在所述隔离区内形成隔离结构；形成所述隔离结构之后，在所述第一伪栅极结构两侧的基底内形成应力层。

可选的，还包括：在形成所述隔离结构之前，在所述隔离区上形成第二伪栅极结构，所述第二伪栅极结构横跨所述鳍部表面，且所述第二伪栅极结构覆盖部分所述鳍部的顶部和侧壁表面。

可选的，还包括：形成所述隔离结构之前，在所述基底上形成第一介质层，且所述第一介质层覆盖第一伪栅极结构和第二伪栅极结构侧壁表面。

可选的，所述隔离结构的形成方法包括：去除所述第二伪栅极结构和位于第二伪栅极结构底部的部分基底，在所述第一介质层和基底内形成隔离沟槽；在所述隔离沟槽内形成所述隔离结构。

可选的，所述隔离沟槽的形成方法包括：在所述第一伪栅极结构表面、第二伪栅极结构和第一介质层表面形成图形化层，所述图形化层暴露出所述第二伪栅极结构表面；以所述图形化层为掩膜，刻蚀所述第二伪栅极结构，直至暴露出基底表面，在所述第一介质层内形成初始隔离沟槽；刻蚀所述初始隔离沟槽底部暴露出的部分基底，在所述第一介质层内和基底内形成所述隔离沟槽。

可选的，在所述隔离沟槽内形成隔离结构的方法包括：在所述隔离沟槽内、第一伪栅极结构表面和第一介质层表面形成隔离结构材料膜；平坦化所述隔离结构材料膜，直至暴露出第一伪栅极结构表面和第一介质层表面，在所述隔离沟槽内形成隔离结构。

可选的，所述隔离结构材料膜的形成工艺包括：流体化学气相沉积工艺。

可选的，所述第一介质层的材料包括：碳硼化硅。

可选的，所述第一介质层的形成方法包括：在所述基底上形成第一介质材料膜，所述第一介质材料膜覆盖所述第一伪栅极结构和第二伪栅极结构表面；平坦化所述第一介质材料膜，直至暴露出第一伪栅极结构和第二伪栅极结构顶部表面，使所述第一介质材料膜形成第一介质层。