[发明专利]具有非对称栅极结构的半导体器件有效
申请号: | 202010564674.X | 申请日: | 2020-06-19 |
公开(公告)号: | CN111682065B | 公开(公告)日: | 2023-04-18 |
发明(设计)人: | 廖航;赵起越;李长安;王超;周春华;黄敬源 | 申请(专利权)人: | 英诺赛科(珠海)科技有限公司 |
主分类号: | H01L29/778 | 分类号: | H01L29/778;H01L29/47 |
代理公司: | 北京博思佳知识产权代理有限公司 11415 | 代理人: | 林祥 |
地址: | 519085 广东省珠*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 具有 对称 栅极 结构 半导体器件 | ||
1.一种半导体装置,包含:
衬底;
沟道层,位于所述衬底上方;
势垒层,位于所述沟道层上方,所述势垒层和所述沟道层经配置以形成二维电子气体(2DEG),所述二维电子气体沿着所述沟道层与所述势垒层之间的界面形成在所述沟道层中;及
低压组件,包含:
第一源极接触及第一漏极接触,位于所述势垒层上方;
第一经掺杂III-V族层,位于所述势垒层上方及所述第一漏极接触和所述第一源极接触之间,所述第一经掺杂III-V族层具有邻近所述第一源极接触的第一侧壁及邻近所述第一漏极接触的第二侧壁,且在大体上(substantially)平行于所述界面的方向上,所述第一侧壁与所述第一源极接触最短距离为L1,所述第二侧壁与所述第一漏极接触最短距离为L2;
及
第一栅电极,位于所述第一经掺杂III-V族层上方且经组态与所述第一经掺杂III-V族层形成肖特基接面,所述第一栅电极具有邻近所述第一源极接触的第三侧壁及邻近所述第一漏极接触的第四侧壁,且在大体上平行于所述界面的方向上,所述第三侧壁与所述第一源极接触最短距离为L3,所述第四侧壁与所述第一漏极接触最短距离为L4;
其中L1+L3≠L2+L4;
高压组件,包含:
第二源极接触及第二漏极接触,位于所述势垒层上方;
第二经掺杂III-V族层,位于所述势垒层上方及所述第二漏极接触和所述第二源极接触之间;及
第二栅电极,位于所述第二经掺杂III-V族层上方且经组态与所述第二经掺杂III-V族层形成肖特基接面,所述第二栅电极具有邻近所述第二源极接触的第五侧壁及邻近所述第二漏极接触的第六侧壁,其中所述第五侧壁的轮廓与所述第六侧壁的轮廓,相对于所述第二经掺杂III-V族层的几何中心,大体上为非镜面对称;
第一场板,位于所述第二栅电极和所述第二漏极接触之间;
第二场板,位于所述第一场板上方和位于所述第二栅电极和所述第二漏极接触之间;以及
隔离区域,位于所述低压组件和所述高压组件之间。
2.根据权利要求1所述的半导体装置,其中所述第三侧壁的表面粗糙度大体上不同于所述第四侧壁的表面粗糙度。
3.根据权利要求1所述的半导体装置,其中(L4-L2)/(L3-L1)1.1。
4.根据权利要求1所述的半导体装置,其中L2/L11。
5.根据权利要求1所述的半导体装置,其中(L3-L1)/(L4-L2)1.1。
6.根据权利要求1所述的半导体装置,还包括第一钝化层,位于至少部分地所述势垒层上方及至少部分地所述经掺杂III-V族层上方。
7.根据权利要求1所述的半导体装置,其中所述沟道层包含第一III-V族材料,所述势垒层包含第二III-V族材料,所述第二III-V族材料的能隙大于所述第一III-V族材料的能隙。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英诺赛科(珠海)科技有限公司,未经英诺赛科(珠海)科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202010564674.X/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类