[发明专利]使用硬选取硬译码模式下的译码器产生软信息的方法

说明书

本发明公开了一种使用操作于硬选取硬译码模式下的一第一译码器来针对操作于一硬选取软译码模式下的一第二译码器产生软信息的方法，包括有：产生一查找表，其中所述查找表将失败校验节点的数量链结至对数相似比值；于所述第一译码器的第一次迭代中，输入失败校验节点的一数量至所述查找表以产生一对数相似比值；以及将输入失败校验节点的所述数量至所述查找表所产生的所述对数相似比值输出至所述第二译码器。本发明的有益之处在于，当自一第一译码架构切换至一第二译码架构时，能通过位翻转算法来减少迭代的次数。

原申请案的申请日是2017.02.07，申请号是201710067945.9，发明创造名称是”使用硬选取硬译码模式下的译码器产生软信息的方法”。

技术领域

本发明涉及一种用于低密度奇偶校验(low-density parity check，LDPC)译码器的位翻转算法，尤其涉及一种通过在第一译码器进行硬选取硬译码期间提供软信息给第二译码器以降低位翻转算法的迭代次数的方法。

背景技术

低密度奇偶校验译码器是使用具有奇偶位(parity bit)的线性错误校正码来进行译码，其中奇偶位会提供用于验证接收到的码字(codeword)的奇偶方程式给译码器。举例来说，低密度奇偶校验可为一具有固定长度的二进制代码，其中所有的符元(symbol)相加会等于零。

在编码过程中，所有的数据位会被重复执行并且被传送至对应的编码器，其中每个编码器会产生一奇偶符元(parity symbol)。码字是由k个信息位(information digit)以及r个校验位(check digit)所组成。如果码字总共有n位，则k＝n-r。上述码字可用一奇偶校验矩阵来表示，其中所述奇偶校验矩阵具有r列(表示方程式的数量)以及n行(表示位数)，如图1所示。这些码之所以被称为「低密度」是因为相较于奇偶校验矩阵中位0的数量而言，位1的数量相对的少。在译码过程中，每次的奇偶校验都可视为一奇偶校验码，并随后与其他奇偶校验码一起进行交互校验(cross-check)，其中译码会在校验节点(check node)进行，而交互校验会在变量节点(variable node)进行。

LDPC译码器支持三种模式：硬判定硬译码(hard decision hard decoding)、软判定硬译码(soft decision hard decoding)，以及软判定软译码(soft decision softdecoding)。图1是奇偶校验矩阵H(图1的上半部份)以及Tanner Graph(图1的下半部份)的示意图，其中Tanner Graph是另一种表示码字的方式，并且可用于解释当使用一位翻转(bit flipping)算法时，LDPC译码器的一些涉及硬判定软译码的操作。

在Tunner Graph中，方形(C1～C4)所表示的校验节点(check node)代表奇偶位(parity bit)的数量，且圆形(V₁～V₇)所表示的变量节点(variable node)是一码字中位的数量。如果一特定方程式与码符元(code symbol)有关，则对应的校验节点与变量节点之间会以联机来表示。被估测的消息会沿着这些联机来传递，并且于节点上以不同的方式组合。一开始时，变量节点将发送一估测至所有联机上的校验节点，其中这些联机包括被认为是正确的位。接着，每个校验节点会依据对所有其他的连接的估测(connected estimate)来针对每一变数节点进行新的估测，并且将新的估测传回至变量节点。新的估测是基于：奇偶校验方程式迫使所有的变量节点连接至一特定校验节点，以使总和为零。

这些变量节点会接收新的信息以及使用一多数规则(majority rule)(也就是硬判定)，来判断所传送的原始位的值是否正确，若不正确，所述原始位会被翻转(flipped)。所述位接着会被传回至所述校验节点，且上述步骤会被迭代地执行一预定次数，直到符合这些校验节点的奇偶校验方程式。若有符合这些奇偶校验方程式(也就是校验节点所计算的值符合接收自变量节点的值)，则可启用提前终止(early termination)，这会使得系统在最大迭代次数达到之前就结束译码程序。