[发明专利]一种周期通信网络的链路延时测量方法、系统及FPGA

说明书

本发明属于链路测量领域，公开了一种周期通信网络的链路延时测量方法、系统及FPGA，所述测量方法包括：向Master发送测量请求报文，记录测量请求报文发送时刻；获取Master接收测量请求报文时的测量请求报文接收时刻；接收Master发送的第一应答报文和第二应答报文，记录第一应答报文接收时刻和第二应答报文接收时刻；获取Master发送第一应答报文时的第一应答报文发送时刻；根据上述时刻以及周期长度得到链路延时。通过增加了一次应答报文的交互，进而能够得到报文传输间隔累计的时钟偏差大小，相较于现有直接将该时钟偏差认为0的方式，极大的提升了链路延时的测量精度。

技术领域

本发明属于链路测量领域，涉及一种周期通信网络的链路延时测量方法、系统及FPGA。

背景技术

IEEE1588网络测量和控制系统的精密时钟同步协议标准(简称1588)能够为分布式网络提供高精度时钟同步，1588定义了延迟请求测量机制来计算Master(主时钟节点)和Slave(从时钟节点)之间的链路延时。

实时网络多采用具有周期特征的确定性通信机制，在此类型的网络中进行1588延迟请求测量时，同步报文需要在节点对应的时间槽内进行通信，同步报文交互模型如图1所示。其中，周期长度为t_cyc，t₁为Slave通信时间槽，t₂为Master接收到REQ(测量请求)报文时刻，t₃为Master通信时间槽，t₄为Slave接收到SYNC(应答)报文时刻，offset_1为测量开始时Slave和Master之间的时钟偏差，offset_2为测量结束时Slave和Master之间的时钟偏差，测量开始到结束经历时长为t_rs，t_rs时长内Slave和Master累积的偏差为Δoffset_rs，定义Slave和Master之间的链路延时为link_delay，此模型中链路延时计算如式1所示：

此模型中的offset_2的计算如式2所示：

offset_2＝offset_1+Δoffset_rs (2)。

综上，可计算出链路延时由于1588协议为理论模型，况不考虑报文的传输间隔，此情下t_rs为0，offset_1和offset_2相等，因此Δoffset_rs为0，使用t₁、t₂、t₃、t₄就可以得到准确的link_delay。

但是，实际周期通信模型中，t_rs不为0，此情况下offset_1和offset_2不一致，因此Δoffset_rs不为0，直接将Δoffset_rs认定为0会导致链路延时计算误差较大，影响整个实时网络的同步。

发明内容

本发明的目的在于克服上述现有技术中在计算链路延时将Δoffset_rs认定为0，进而导致链路延时计算误差较大，影响整个实时网络的同步的缺点，提供一种周期通信网络的链路延时测量方法、系统及FPGA。

为达到上述目的，本发明采用以下技术方案予以实现：

本发明一方面，一种周期通信网络的链路延时测量方法，包括以下步骤：

S1：向Master发送测量请求报文，记录测量请求报文发送时刻；

S2：获取Master接收测量请求报文时的测量请求报文接收时刻；

S3：接收Master发送的第一应答报文和第二应答报文，第一应答报文和第二应答报文分别位于Master的两个相邻周期的发送时槽，记录第一应答报文接收时刻和第二应答报文接收时刻；

S4：获取Master发送第一应答报文时的第一应答报文发送时刻；