[发明专利]一种用于双CPU的防错烧写方法在审
申请号: | 202010570027.X | 申请日: | 2020-06-21 |
公开(公告)号: | CN111782225A | 公开(公告)日: | 2020-10-16 |
发明(设计)人: | 李龙春;景卓;王金强;刘振;陈亚平 | 申请(专利权)人: | 陕西航空电气有限责任公司 |
主分类号: | G06F8/61 | 分类号: | G06F8/61;G06F11/36 |
代理公司: | 西北工业大学专利中心 61204 | 代理人: | 陈星 |
地址: | 713107 陕西*** | 国省代码: | 陕西;61 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 用于 cpu 防错烧写 方法 | ||
本发明提出一种用于双CPU的防错烧写方法,利用二极管的单向导通性,在具有双CPU的产品中增加一路双CPU防错电路,并在烧写到双CPU的程序中分别对应增加一段不同的I/O口控制代码,通过I/O口控制代码控制双CPU中各自的一个I/O口,其中控制一个CPU的I/O口产生高电平,控制另一个CPU的I/O口产生低电平;而双CPU防错电路中采用发光二极管和分压电阻串联组成,发光二极管的正端连接前述CPU中产生高电平的I/O口,发光二极管的负端连接前述另一个CPU中产生低电平的I/O口,这样在给双CPU烧写程序时,如果烧写正确,则双CPU防错电路中的发光二极管就会正常点亮,否则,发光二极管就不亮,从而能够简单直观的判断双CPU程序烧写是否正确。
技术领域
本发明涉及双CPU防错技术领域,具体为一种用于双CPU的防错烧写方法。
背景技术
随着产品功能的日益增多,目前航空电气领域、民用工业电气领域,均出现了基于多CPU架构的电气产品。如图1和2所示,某产品采用双CPU架构,CPU1作为主控芯片,主要用于PWM等控制策略功能,CPU2主要用于进行温度、故障告警等保护功能,因此在产品出厂或升级时,双CPU要分别下载对应的软件程序。
为了提高程序下载准确率,在各自CPU的程序下载JTAG口特进行了丝印标志。烧写人员在程序下载时首先需要确认CPU对应的软件程序,并按照JTAG标示,进行对应的程序下载;最后按照各自产品功能,对每个CPU进行初步功能检测,确认各CPU功能符合程序要求后,才确定程序下载成功。
现有的双CPU程序下载防错设计方法,通过人为确认、印制板标示、功能检查的方式进行,存在如下缺点:
1)多次人为确认,造成工作效率低下;
2)印制板标示会存在油污遮挡、标示不明显等问题,
3)程序下载完成后,为防止烧写错误,功能检测需要的额外设备多,试验周期长;
4)不便于外场快速进行程序升级。
发明内容
为解决现有技术存在的问题,减少双CPU之间程序下载错误的概率,提高程序下载准确度和工作效率,本发明提出了一种用于双CPU的防错烧写方法。
本发明的技术方案为:
所述一种用于双CPU的防错烧写方法,其特征在于:包括以下步骤:
步骤1:对于采用双CPU架构的控制平台,选择其中一个CPU作为CPU1,另外一个CPU作为CPU2;
步骤2:在CPU1和CPU2中分别选择一个I/O口作为设定的I/O口;
步骤3:在CPU1和CPU2的设定I/O口之间接入双CPU防错电路,所述双CPU防错电路采用发光二极管和分压电阻串联而成;其中双CPU防错电路的正端接CPU1的设定I/O口,双CPU防错电路的负端接CPU2的设定I/O口;
步骤4:在CPU1的烧写程序中增加对CPU1中的设定I/O口的控制代码,控制该设定I/O口在烧写程序过程中始终输出高电平;在CPU2的烧写程序中增加对CPU2中的设定I/O口的控制代码,控制该设定I/O口在烧写程序过程中始终输出低电平;
步骤5:对CPU1和CPU2同时进行程序烧写,并观察双CPU防错电路中的发光二极管,如果发光二极管正常点亮,表示双CPU的程序烧写正确,否则程序烧写错误。
进一步的,在CPU1和CPU2中选择同一型号I/O口作为设定的I/O口。
进一步的,在CPU1和CPU2中选择出厂上电初始状态一致的同类I/O口。
进一步的,所述双CPU防错电路直接固化在采用双CPU架构的控制平台内部。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于陕西航空电气有限责任公司,未经陕西航空电气有限责任公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202010570027.X/2.html,转载请声明来源钻瓜专利网。
- 上一篇:动车组用动力包及其控制方法
- 下一篇:一种深井泵线圈压入外壳的自动压力机装置