[发明专利]一种JTAG调试电路和计算机调试工具

权利要求书

1.一种JTAG调试电路，其特征在于，所述JTAG调试电路包括：

XDP，所述XDP的第一时钟输出接口连接到PCH的时钟接收接口，所述XDP的第二时钟输出接口连接到CPU的时钟接收接口，所述XDP的数据传输接口分别连接到所述PCH的数据传输接口和所述CPU的数据传输接口；

BMC转换芯片，所述BMC转换芯片的第一时钟输出接口连接到PCH的时钟接收接口，所述BMC转换芯片的第二时钟输出接口连接到CPU的时钟接收接口，所述BMC转换芯片的数据传输接口分别连接到所述PCH的数据传输接口和所述CPU的数据传输接口；以及

BMC，所述BMC的第一时钟输出接口连接到所述BMC转换芯片的时钟接收接口，所述BMC的数据传输接口连接到所述BMC转换芯片的数据接收接口。

2.根据权利要求1所述的JTAG调试电路，其特征在于，所述PCH的第一时钟输出接口连接到所述CPU的时钟接收接口。

3.根据权利要求1所述的JTAG调试电路，其特征在于，还包括：

第一使能芯片，所述第一使能芯片与所述PCH相连，以控制所述PCH芯片状态。

4.根据权利要求1所述的JTAG调试电路，其特征在于，还包括：

第二使能芯片，所述第二使能芯片一端与所述BMC转换芯片连接，以控制所述BMC转换芯片的芯片状态。

5.根据权利要求1所述的JTAG调试电路，其特征在于，所述CPU包括：

CPU检测芯片，配置有所述CPU的数据传输接口，所述数据传输接口连接第三使能芯片，以通过所述第三使能芯片控制所述CPU检测芯片的芯片状态；

若干CPU芯片，配置有所述CPU的时钟接收接口以接收时钟信号；

CPU切换芯片，连接在所述CPU检测芯片和所述若干CPU芯片之间，以动态连接CPU并进行数据传输。

6.一种计算机调试工具，其特征在于，包括JTAG调试电路，所述JTAG调试电路包括：

XDP，所述XDP的第一时钟输出接口连接到PCH的时钟接收接口，所述XDP的第二时钟输出接口连接到CPU的时钟接收接口，所述XDP的数据传输接口分别连接到所述PCH的数据传输接口和所述CPU的数据传输接口；

BMC转换芯片，所述BMC转换芯片的第一时钟输出接口连接到PCH的时钟接收接口，所述BMC转换芯片的第二时钟输出接口连接到CPU的时钟接收接口，所述BMC转换芯片的数据传输接口分别连接到所述PCH的数据传输接口和所述CPU的数据传输接口；以及

BMC，所述BMC的第一时钟输出接口连接到所述BMC转换芯片的时钟接收接口，所述BMC的数据传输接口连接到所述BMC转换芯片的数据接收接口。

7.根据权利要求6所述的计算机调试工具，其特征在于，所述PCH的第一时钟输出接口连接到所述CPU的时钟接收接口。

8.根据权利要求6所述的计算机调试工具，其特征在于，所述JTAG调试电路还包括：

第一使能芯片，所述第一使能芯片与所述PCH相连，以控制所述PCH芯片状态。

9.根据权利要求6所述的计算机调试工具，其特征在于，所述JTAG调试电路还包括：

第二使能芯片，所述第二使能芯片一端与所述BMC转换芯片连接，以控制所述BMC转换芯片的芯片状态。

10.根据权利要求6所述的计算机调试工具，其特征在于，所述CPU包括：

CPU检测芯片，配置有所述CPU的数据传输接口，所述数据传输接口连接第三使能芯片，以通过所述第三使能芯片控制所述CPU检测芯片的芯片状态；

若干CPU芯片，配置有所述CPU的时钟接收接口以接收时钟信号；

CPU切换芯片，连接在所述CPU检测芯片和所述若干CPU芯片之间，以动态连接CPU并进行数据传输。