[发明专利]基于增益放大器复用的ADC采样电路

说明书

本发明公开了一种基于增益放大器复用的ADC采样电路，包括选择开关、增益放大器、多路信号选择器、模数转换器、控制逻辑模块、数字处理电路；增益放大器对应多路差分输入信号，由选择开关选通；多路信号选择器的输入包括增益放大器的输出信号和其他通道信号，多路信号选择器的输出连接模数转换器的输入；数字处理电路接收模数转换器的输出数据；控制逻辑模块控制选择开关的选通，和多路信号选择器的选通。本发明采用复用开关以实现增益放大器的复用，可以使得多路差分输入信号复用一个增益放大器，减少芯片内所需集成的增益放大器数量，以节省面积和成本。

技术领域

本发明涉及一种ADC采样电路，尤其涉及一种基于增益放大器复用的ADC采样电路。

背景技术

在单片机MCU芯片里，会集成一路或几路模数转换器ADC模块，用来对片外输入的模拟信号进行采样并转换为数字信号，以便数字电路处理。在某些应用，如电机控制应用里，ADC需要采集电机相线或母线的电流信号，这些电流信号流经取样电阻后产生的电压信号一般都很微弱，MCU里集成的ADC精度不足以得到精确的电流信号，因此还需要集成增益放大器对信号进行放大，然后再由ADC采样和转化。很多应用里，往往需要4个增益放大器，对应3路相电流、1路母线电流。在一些双电机控制芯片里，需要的增益放大器更多，增加了电路成本。

发明内容

发明目的：针对以上问题，本发明提出一种基于增益放大器复用的ADC采样电路。减少芯片内所需集成的增益放大器数量，以节省面积和成本。

技术方案：为实现本发明的目的，本发明所采用的技术方案是：一种基于增益放大器复用的ADC采样电路，包括选择开关、增益放大器、多路信号选择器、模数转换器、控制逻辑模块、数字处理电路；增益放大器对应多路差分输入信号，由选择开关选通；多路信号选择器的输入包括增益放大器的输出信号和其他通道信号，多路信号选择器的输出连接模数转换器的输入；数字处理电路接收模数转换器的输出数据；控制逻辑模块控制选择开关的选通，和多路信号选择器的选通。

进一步地，数字处理电路将采样顺序信息写入控制逻辑模块中。

进一步地，选择开关选通任意一路差分PGA输入信号时，多路信号选择器的选通通路都是PGA所对应的CH0通路。

进一步地，数字处理电路设置增益放大器的放大倍数，通过控制逻辑模块控制。

进一步地，模数转换器的信号处理包括采样阶段和转换阶段。

进一步地，SAR结构的模数转换器，采样和转换的流程在时间上是先后的。

进一步地，Pipeline结构的模数转换器，采样和转换的流程在时间上是并行的。

有益效果：本发明采用复用开关以实现增益放大器的复用，可以使得多路差分输入信号复用一个增益放大器，减少芯片内所需集成的增益放大器数量，以节省面积和成本。同时，加入多路信号选择器，同时对其他通道输入信号进行采样，节省采样数字转换的时间。

附图说明

图1是本发明所述的基于增益放大器复用的ADC采样电路示意图；

图2是本发明所述的采样次序流程图。

具体实施方式

下面结合附图和实施例对本发明的技术方案作进一步的说明。