[发明专利]半导体器件

权利要求书

1.一种包括垂直MOSFET的半导体器件，所述垂直MOSFET包括：

半导体衬底，所述半导体衬底具有第一导电类型的半导体层的漂移区；

与所述第一导电类型相反的第二导电类型的半导体层的基极区，所述基极区在所述漂移区的表面上形成；

与所述第一导电类型相反的第二导电类型的半导体层的多个列区，所述多个列区以预定间隔布置在所述漂移区中，并且形成为与所述基极区接触；

多个沟槽，在所述漂移区中形成，并且布置在相邻的多个列区之间，所述多个沟槽均具有比所述基极区更深的底表面；

多个栅极电极，被形成为使得通过在所述多个沟槽的每个表面上形成的栅极绝缘层而嵌入在所述多个沟槽中；和

第一导电类型的半导体层的多个源极区，形成在所述基极区中，所述多个源极区在所述多个栅极电极的每一侧上形成。

2.根据权利要求1所述的半导体器件，其中所述多个列区和所述多个栅极电极在平面图中沿第一方向以条形形成。

3.根据权利要求2所述的半导体器件，其中所述多个列区的底表面位于所述漂移区中比所述多个沟槽的所述底表面更深的位置。

4.根据权利要求2所述的半导体器件，其中所述多个列区在平面图中不布置在所述多个栅极电极中的相邻的栅极电极之间。

5.根据权利要求2所述的半导体器件，其中所述相邻的多个列区的间隔被设置为所述相邻的多个栅极电极的间隔的两倍以上。

6.根据权利要求2所述的半导体器件，其中所述多个列区被布置为耦合到所述基极区的底表面。

7.根据权利要求2所述的半导体器件，其中所述多个列区沿所述半导体衬底的厚度方向、以预定距离与所述基极区的所述底表面分离地布置。

8.一种半导体器件，包括：

半导体衬底，所述半导体衬底具有第一导电类型的半导体层的漂移区；

与所述第一导电类型相反的第二导电类型的半导体层的基极区，所述基极区在所述漂移区的表面上形成；

与所述第一导电类型相反的第二导电类型的半导体层的多个列区，所述多个列区以预定间隔布置在所述漂移区中，并且形成为与所述基极区接触；

多个沟槽，所述多个沟槽的底表面到达比所述基极区更深的位置，并且布置在所述相邻的多个列区之间；

多个栅极电极，被形成为使得通过在所述多个沟槽的每个表面上形成的栅极绝缘层而嵌入在所述多个沟槽中；和

第一导电类型的半导体层的多个源极区，在所述基极区中形成，所述多个源极区在所述多个栅极电极的每一侧上形成，

其中所述多个栅极电极在平面图中沿第一方向以条形形成，并且

其中所述多个列区在平面图中沿所述第一方向以交错形状布置。

9.根据权利要求8所述的半导体器件，其中以所述交错形状布置的所述多个列区的底表面位于所述漂移区中比所述多个沟槽的所述底表面更深的位置。

10.根据权利要求9所述的半导体器件，其中所述多个列区在平面图中不布置在所述多个栅极电极中的相邻的栅极电极之间。