[发明专利]模数转换器决策控制

说明书

本申请的实施例涉及模数转换器决策控制。一种模数转换器ADC(100)包含电容性数模转换器CDAC(102)、比较器(106)和逐次逼近寄存器SAR控制电路(108)。所述比较器(106)耦合到所述CDAC(102)的输出。所述SAR控制电路(108)耦合到所述比较器(106)的输出和所述CDAC的输入。所述SAR控制电路(108)包含触发器。所述触发器包含时钟输入端子、数据输入端子和输出。所述时钟输入端子耦合到所述比较器的所述输出。所述数据输入端子耦合到恒定电压源。所述触发器可以包含耦合到SAR状态电路的使能输入端子。所述输出耦合到所述CDAC(102)。

技术领域

本申请的实施例涉及模数转换器决策控制。

背景技术

各种模数数据转换器和转换技术可用于将电信号从模拟域转换为数字域。通常，模数转换的过程包含对模拟信号进行采样以及将采样的模拟信号与阈值进行比较。根据比较结果记录二进制结果。将样本与阈值进行比较的过程可以重复多次，其中每次连续比较使用不同的阈值和样本的残留。迭代次数通常影响任何结果的噪声级以及最终数字信号的分辨率。

逐次逼近寄存器(SAR)转换器是模数转换器(ADC)的一个实例。SAR ADC对最佳对应于模拟信号的电压的数字值执行二进制搜索。在SAR ADC中，将电压输入与电压基准的一半进行比较。如果电压输入大于电压基准的一半，那么在寄存器中存储逻辑‘1’。可替换地，如果电压输入小于电压基准的一半，那么在寄存器中存储逻辑‘0’。接下来，如果先前的比较指示电压输入大于电压基准的一半，那么将电压输入与电压基准的四分之三进行比较。同样，在比较指示大于条件的情况下，则在寄存器中存储逻辑‘1’。相反，如果比较指示小于条件，则在寄存器中存储逻辑‘0’。可替换地，如果先前比较指示电压输入小于电压基准的一半，那么将电压输入与电压基准的四分之一进行比较。同样，如果比较指示大于条件，那么在寄存器中存储逻辑‘1’。相反，如果比较指示小于条件，则在寄存器中存储逻辑‘0’。对于电压基准的较低阶倍数继续此过程。可以理解，上述过程能够在相对较少的时间内提供具有高分辨率的ADC结果。特别地，仅单个迭代可用于产生每一位分辨率。例如，对于十位分辨率，只需要10次迭代，而对于二十位分辨率，只需要20次迭代。

发明内容

本文中公开一种电路，用于减少向逐次逼近寄存器(SAR)模数转换器(ADC)的电容性数模转换器(CDAC)提供决策反馈的时间且减少ADC的转换时间。在一个实例中，ADC包含CDAC、比较器和SAR控制电路。比较器耦合到CDAC的输出。SAR控制电路耦合到比较器的输出和CDAC的输入。SAR控制电路包含触发器。触发器包含时钟输入端子、数据输入端子、使能输入端子以及输出。时钟输入端子耦合到比较器的输出。数据输入端子耦合到恒定电压源。使能输入端子耦合到SAR状态电路。输出耦合到CDAC。

在另一实例中，CDAC电路包含CDAC和控制电路。CDAC包含多个电容器和多个开关。开关耦合到电容器。控制电路耦合到CDAC。控制电路包含触发器。触发器包含时钟输入端子、数据输入端子、使能输入端子以及输出。时钟输入端子耦合到比较器的输出。数据输入端子耦合到恒定电压源。使能输入端子耦合到CDAC状态电路。输出耦合到所述开关中的第一个。

在另一实例中，一种方法包含通过比较器电路比较第一CDAC的输出和第二CDAC的输出。所述方法还包含将在比较器电路的输出处产生的信号用作时钟信号，以将恒定值时控到触发器中。所述方法进一步包含将由触发器产生的输出信号路由到CDAC，其中所述输出信号控制基准电压到CDAC的电容器的切换。

附图说明

为了详细描述各种实例，现在将参考附图，其中：

图1示出了根据本公开的实例逐次逼近寄存器(SAR)模数转换器(ADC)的框图；

图2示出了说明图1的SAR ADC中比较器的操作的实例时序图；