[发明专利]晶体管及其制备方法

说明书

本申请涉及半导体技术领域，具体涉及一种晶体管及其制备方法，包括：衬底，衬底内形成有自对准栅极沟槽；自对准栅堆叠结构，包括栅介质层、金属阻挡层以及栅极金属，其中，所述栅介质层覆盖所述自对准栅极沟槽的表面并与所述衬底的上表面平齐，所述栅极金属填充所述自对准栅极沟槽，所述金属阻挡层位于所述栅介质层与所述栅极金属之间并覆盖所述栅极金属的底面与侧面，所述金属阻挡层的顶面与所述栅极金属的顶面平齐且高于所述衬底的上表面，本申请以自对准的方式在半导体衬底上形成晶体管的自对准栅极沟槽以及栅极，大大改善了晶体管的短沟道效应和电流不对称性，并且与现有技术相比，还减少了光刻掩模的步骤。

技术领域

本申请涉及半导体技术领域，具体涉及一种晶体管及其制备方法。

背景技术

随着半导体器件的高度集成化，目前已经进行了许多研究以缩小晶体管在长度、宽度上两个维度的尺寸，沟道长度越小，沟道宽度越大，驱动电流越大，但是沟道长度越小，电流越高，就容易出现导致源漏穿通的短沟道效应，为了提高器件集成度并改善短沟道效应，目前多采用凹形沟道晶体管，但是这样往往会引起亚阈值和饱和区电流的不对称性的

发明内容

本申请至少在一定程度上解决相关技术中的上述技术问题。为此，本申请提出一种晶体管及其制备方法，改善短沟道效应和电流不对称性，提高了晶体管的性能。

为了实现上述目的，本申请第一方面提供了一种晶体管，包括：

衬底，所述衬底内形成有自对准栅极沟槽；

自对准栅堆叠结构，包括栅介质层、金属阻挡层以及栅极金属，其中，所述栅介质层覆盖所述自对准栅极沟槽的表面并与所述衬底的上表面平齐，所述栅极金属填充所述自对准栅极沟槽，所述金属阻挡层位于所述栅介质层与所述栅极金属之间并覆盖所述栅极金属的底面与侧面，所述金属阻挡层的顶面与所述栅极金属的顶面平齐且高于所述衬底的上表面。

本申请第二方面提供了一种晶体管的制备方法，包括以下步骤：

提供一衬底；

在所述衬底内形成自对准栅极沟槽；

所述自对准栅极沟槽的表面氧化形成栅介质层；

形成覆盖所述栅介质层的表面的金属阻挡层；

在所述自对准栅极沟槽填充栅极金属，其中，所述栅介质层、金属阻挡层以及栅极金属构成自对准栅堆叠结构。

附图说明

通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本申请的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：

图1示出了在半导体衬底上形成二隔离层、第一隔离层的水平部分以及牺牲介质层后的结构示意图；

图2示出了在图1所示的结构上图案化刻蚀第二隔离层、第一隔离层的水平部分以及牺牲介质层，向下刻蚀露出半导体衬底以形成开口后的结构示意图；

图3示出了在图2所示的开口的侧面沉积形成第一隔离层的竖直部分后的结构示意图；

图4示出了在图3所示的结构上形成与开口对应的自对准栅极沟槽、形成覆盖开口侧壁和底部的栅介质层后的结构示意图；

图5示出了在图4所示的结构上形成金属阻挡层后的结构示意图；

图6示出了在图5示出的结构上形成栅极金属后的结构示意图；

图7示出了在图6示出的结构上沉积盖层、平坦化处理后的结构示意图；

图8示出了在图7示出的结构上去除牺牲介质层、形成轻掺杂源/漏区后的结构示意图；