[发明专利]MOSFET管耐受能力测试方法

说明书

本发明公开了一种MOSFET管耐受能力测试方法。本发明一种MOSFET管dV/dt耐受能力测试方法，包括：该测试使用一个双器件MOSFET半桥进行，仅控制下桥的MOSFET栅极；上桥器件为被测器件，将经历二极管恢复dV/dt故障；所述上桥器件的栅极与其源相连接，因此在任何时候都只起二极管的作用；在给定的预设电流值、电压和设备温度下，产生单个反向恢复事件。本发明的有益效果：依据此技术可方便评估MOSFET的性能，指导产品在研发阶段的器件选型工作，避免产品在批量生产过程中出现质量问题，造成不可挽回的经济损失。

技术领域

本发明涉及MOSFET管领域，具体涉及一种MOSFET管耐受能力测试方法。

背景技术

功率MOSFET管的dV/dt参数表示MOSFET的电压上升或下降的变化率，一是漏极和源级的电压变化率，二是MOSFET内部寄生的二极管电压变化率。过快的dV/dt速率会导致MOSFET产生雪崩，造成永久损坏。影响dV/dt参数的因素很多，如分布电容、寄生双极晶体管、体漏二极管和其他影响高频开关的寄生元件。这些寄生元件，它们是MOSFET结构的组成部分，如果不完全了解，可能会导致失效问题。

MOSFET管等效示意图见图1。

参数说明如下：

MOSFET场效应管

Cdg Capacitance from Drain to Gate

Cgs Capacitance from Gate to Source

Cdb Capacitance from Drain to Base of NPN(P-N junction capacitance)

Cbs Capacitance from Base of NPN to Source(P-N junction capacitance)

Rb Lateral p+Body Region Resistance

MOSFET管的技术参数中没有dV/dt耐受能力这一技术指标，只会有二极管恢复速度参数,量纲也是dV/dt)。国内没有相关定性测量该指标的文档资料。

三种dV/dt工作模式：

模式一：电容Cdg和Cgs，通过隔离栅节点的二氧化硅存在于栅至漏极和源极之间。在高dV/dt期间流过这些电容的小电流可以影响栅极电位。栅极电势的增大或减小取决于从漏极到源极的dV/dt的极性。当漏极电压相对于源极上升(+dV/dt)时，栅极电位将被拉向正极，可能导致MOSFET打开。通常，这种模式发生在半桥电路的下桥MOSFET。通过适当的栅极驱动设计可以显著降低这一点，dV/dt变化导致在每个周期的部分接通，通常不是破坏性的，最明显的影响是增加开关损耗。

模式二：漏源电压的快速变化将导致容性电流流过固有结电容Cdb，如果足够，可能会使双极晶体管的基极-发射极结产生偏置(图1)。这种开启模式具有潜在的破坏性，然而，人们普遍认为这种情况不太可能发生。

模式三：是最重要的模式,称为“二极管反向恢复dV/dt”。这种模式可能发生在任何MOSFET工作的桥式电路中，其寄生体漏极二极管携带感应负载电流并经历反向恢复。在这种失效模式下寄生双极晶体管再次激活。对这种机制感兴趣的点发生在反向恢复电流达到峰值时。在一个典型的半桥电路中，下桥MOSFET导通并迫使上桥体二极管反向恢复。此时体二极管充满了载流子，必须清除载流子才能使二极管显示出阻塞特性。此时二极管开始建立耗尽区，但随着该区域迅速延伸，更多的电荷被释放。理论上，正是这些最后的电荷导致了问题，因为在那个时刻，器件承受着全部的工作电压。被释放的最后一部分电荷可以在p型体区域横向流动。如果电阻Rb足够大，产生的电压差将足以使双极性的基极发射极p-n结部分偏压。

发明内容